|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCYCLOPEDIA VỀ ĐIỆN TỬ TRUYỀN THANH VÀ KỸ THUẬT ĐIỆN Cơ sở lý thuyết của bộ tổng hợp tần số. Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện
Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện / Bộ tổng hợp tần số Giới thiệu Vòng khóa pha (PLL) là một đơn vị duy nhất được sử dụng rộng rãi, được một số công ty sản xuất dưới dạng một IC riêng biệt. PLL chứa bộ dò pha, bộ khuếch đại và bộ tạo dao động điều khiển điện áp (VCO) và là sự kết hợp giữa công nghệ analog và kỹ thuật số. Chúng tôi sẽ xem xét ngắn gọn các ứng dụng của PLL để giải mã âm thanh, giải điều chế tín hiệu AM và FM, nhân tần số, tổng hợp tần số, đồng bộ hóa đồng hồ tín hiệu trong môi trường ồn ào (chẳng hạn như ghi từ tính) và tái tạo tín hiệu. Có sự thiên vị truyền thống đối với PLL, một phần do khó triển khai PLL trên các thành phần riêng biệt và một phần dựa trên niềm tin rằng PLL không thể hoạt động đáng tin cậy. Tuy nhiên, sự sẵn có của một số lượng lớn các thiết bị PLL rẻ tiền và dễ sử dụng hiện đang nhanh chóng loại bỏ trở ngại đầu tiên cho việc sử dụng rộng rãi chúng. Nếu PLL được thiết kế phù hợp và sử dụng trong giới hạn thì nó sẽ là một phần tử mạch đáng tin cậy như op-amp hoặc flip-flop.
Mạch PLL cổ điển được hiển thị trong Hình 1. Bộ dò pha so sánh tần số của hai tín hiệu đầu vào và tạo ra tín hiệu đầu ra là thước đo sự không khớp pha của chúng (ví dụ: nếu chúng khác nhau về tần số, tín hiệu đầu ra tần số chênh lệch định kỳ sẽ được tạo ra). Nếu tần số vây và fgong không bằng nhau thì tín hiệu lệch pha sau khi lọc và khuếch đại sẽ ảnh hưởng đến VCO, đưa tần số fgong đến gần vây hơn. Ở chế độ bình thường, VCO nhanh chóng “khóa” tần số vây, duy trì độ lệch pha không đổi đối với tín hiệu đầu vào. Do đầu ra được lọc của bộ dò pha là điện áp không đổi và tín hiệu điều khiển VCO là thước đo tần số đầu vào nên rõ ràng PLL có thể được sử dụng để phát hiện FM và giải mã âm thanh (trong truyền kỹ thuật số qua kênh điện thoại). Đầu ra VCO tạo ra tín hiệu có vây tần số; đồng thời, nó đại diện cho một bản sao “sạch” của tín hiệu vây, bản thân tín hiệu này có thể bị nhiễu. Vì tín hiệu định kỳ đầu ra của VCO có thể có bất kỳ hình dạng nào (hình tam giác, hình sin, v.v.), điều này cho phép tạo ra tín hiệu hình sin được đồng bộ hóa với chuỗi xung đầu vào. Thông thường, các mạch PLL sử dụng bộ đếm modulo n được kết nối giữa đầu ra VCO và bộ dò pha. Khi sử dụng bộ đếm này, tần số là bội số của fax tần số tham chiếu đầu vào. Điều này thuận tiện cho việc tạo ra các xung đồng hồ là bội số của tần số nguồn điện trong các bộ chuyển đổi tích hợp (hai giai đoạn hoặc có cân bằng điện tích), nhằm triệt tiêu nhiễu nguồn điện. Bộ tổng hợp tần số cũng được xây dựng trên cơ sở các mạch tương tự. Linh kiện PLL Máy dò pha. Hiện tại có hai loại máy dò pha chính, đôi khi được gọi là Loại 1 và Loại 2. Máy dò loại 1 hoạt động trên tín hiệu sóng vuông tương tự hoặc kỹ thuật số, trong khi máy dò Loại 2 hoạt động trên chuyển mạch kỹ thuật số (cạnh). Đại diện của loại 1 là IC565 (tuyến tính) và 4044 (TTL), loại 2-4046 (CMOS). Bộ phát hiện pha đơn giản nhất loại 1 (kỹ thuật số) là cổng OR độc quyền, sơ đồ của cổng này được hiển thị trong Hình 2. Hình tương tự cho thấy sự phụ thuộc của điện áp đầu ra của máy dò (sau khi lọc thông thấp) vào độ lệch pha của tín hiệu sóng vuông đầu vào với chu kỳ nhiệm vụ là 50%. Máy dò pha Loại 1 (tuyến tính) có các đặc điểm pha tương tự, mặc dù nó dựa trên hệ số nhân "quad", còn được gọi là "bộ trộn cân bằng". Máy dò pha loại này có độ tuyến tính cao và được sử dụng để phát hiện đồng bộ.
Máy dò pha loại 2 chỉ nhạy cảm với vị trí tương đối của các cạnh của tín hiệu đầu vào và tín hiệu ở đầu ra VCO, như trong Hình 3. Tùy thuộc vào việc mặt trước của tín hiệu đầu ra VCO xuất hiện trước hay sau khi tín hiệu tham chiếu tăng lên, các xung sớm hoặc trễ sẽ được tạo ra ở đầu ra của bộ so sánh pha tương ứng.
Độ dài của các xung này, như thể hiện trong hình, bằng khoảng thời gian giữa các cạnh của tín hiệu tương ứng. Trong quá trình hoạt động của các xung dẫn trước hoặc trễ, mạch đầu ra sẽ rút hoặc cung cấp dòng điện tương ứng và điện áp trung bình thu được ở đầu ra phụ thuộc vào độ lệch pha, như trong Hình 4. Hoạt động của mạch này hoàn toàn độc lập với chu kỳ làm việc của tín hiệu đầu vào (không giống như mạch so sánh pha loại 1 đã thảo luận ở trên). Một ưu điểm khác là hoàn toàn không có tín hiệu đầu ra khi tín hiệu đầu vào đồng bộ. Điều này có nghĩa là không có "gợn sóng" ở đầu ra gây ra hiện tượng điều chế pha định kỳ trong máy dò pha Loại 1.
Dưới đây là các đặc điểm so sánh của hai loại máy dò pha chính: Bảng 1
Có một sự khác biệt khác giữa hai loại máy dò pha này. Đầu ra của máy dò Loại 1 luôn yêu cầu lọc tiếp theo trong vòng điều khiển (thông tin thêm về điều này bên dưới). Do đó, trong bộ dò PLL loại 1, bộ lọc vòng lặp hoạt động như bộ lọc thông thấp để làm mịn các tín hiệu logic có biên độ đầy đủ. Trong trường hợp này, luôn có các xung dư, dẫn đến các dao động pha tuần hoàn. Trong các mạch sử dụng PLL để nhân hoặc tổng hợp tần số, điều này dẫn đến "điều chế pha bên" của tín hiệu đầu ra. Mặt khác, máy dò Loại 2 chỉ tạo ra các xung đầu ra khi có sự lệch pha giữa tín hiệu tham chiếu và tín hiệu VCO. Nếu không có sự không phù hợp, đầu ra của máy dò sẽ hoạt động như một mạch hở và tụ lọc vòng lặp hoạt động như một thiết bị bộ nhớ, lưu trữ điện áp mà tại đó VCO duy trì tần số mong muốn. Nếu tần số của tín hiệu tham chiếu thay đổi, bộ dò pha sẽ tạo ra một chuỗi xung ngắn sẽ sạc (hoặc phóng điện) tụ điện đến điện áp mới cần thiết để đưa VCO về trạng thái đồng bộ. Máy phát điện điều khiển bằng điện áp. Một thành phần quan trọng của hệ thống vòng khóa pha là bộ tạo dao động, tần số của nó có thể được điều khiển từ đầu ra của bộ dò pha. Một số IC PLL bao gồm các VCO, chẳng hạn như phần tử tuyến tính 565 và phần tử CMOS 4046. Ngoài ra còn có các IC VCO riêng biệt, chẳng hạn như 4024 (bổ sung cho bộ dò pha 4044 TTL đã đề cập ở trên) hoặc các phần tử TTL dòng 74xx khác nhau (ví dụ: 74S124 và 74LS324-327). Một loại VCO thú vị khác là máy phát điện có đầu ra hình sin (8038, 2206, v.v.). Chúng tạo ra sóng hình sin thuần túy khi tín hiệu đầu vào bị méo. Bảng 2 cung cấp một danh sách ngắn các VCO khác nhau. Bảng 2
Cần lưu ý rằng tần số VCO không bị giới hạn bởi các mạch logic. Ví dụ: bạn có thể sử dụng máy phát tần số vô tuyến có bộ biến thiên (diode điện dung thay đổi) (Hình 5).
Không đi sâu vào vấn đề này một cách chi tiết, chúng tôi lưu ý rằng bạn thậm chí có thể sử dụng máy phát vi sóng (gigahertz) trên klystron phản xạ, được điều chỉnh bằng cách thay đổi điện áp trên gương phản xạ. Đương nhiên, một thiết bị PLL có bộ dao động loại này phải có bộ dò pha tần số vô tuyến. Hệ thống PLL không yêu cầu VCO phải tuyến tính về tần số so với điện áp. Tuy nhiên, với độ phi tuyến đáng kể, hệ số truyền sẽ thay đổi theo tần số và cần phải cung cấp biên độ ổn định lớn hơn. thiết kế PLL Đóng vòng điều khiển. Ở đầu ra của bộ dò pha, tín hiệu không khớp được tạo ra, liên quan đến sự hiện diện của độ lệch pha giữa tín hiệu đầu vào và tín hiệu tham chiếu. Điện áp đầu vào của VCO kiểm soát tần số của nó. Có vẻ như để tạo ra một vòng điều khiển khép kín, chỉ cần bao quanh nó bằng một mạch phản hồi có độ lợi nhất định, như được thực hiện trong các mạch có bộ khuếch đại thuật toán. Tuy nhiên, ở đây có một sự khác biệt đáng kể. Trong các mạch thông thường, đại lượng được điều khiển bởi phản hồi giống hoặc ít nhất tỷ lệ với đại lượng được đo để tạo ra tín hiệu lỗi. Ví dụ: bộ khuếch đại đo điện áp đầu ra và điều chỉnh điện áp đầu vào tương ứng. Sự tích hợp xảy ra trong hệ thống PLL. Chúng tôi đo pha và tác động lên tần số, và pha là tích phân của tần số. Do đó, sự dịch pha 90° xuất hiện trong vòng điều khiển. Do bộ tích hợp được đưa vào mạch phản hồi của vòng lặp cung cấp thêm độ trễ pha là 90°, nên việc tự kích thích có thể xảy ra ở các tần số trong đó mức tăng tổng thể của vòng lặp bằng 90. Giải pháp đơn giản nhất là loại trừ khỏi mạch tất cả các phần tử khác tạo ra độ trễ pha ít nhất ở các tần số mà mức tăng tổng thể của mạch gần bằng XNUMX. Xét cho cùng, bộ khuếch đại thuật toán có độ trễ pha XNUMX° trên hầu hết toàn bộ dải tần của chúng nhưng vẫn hoạt động tốt. Đây là cách tiếp cận đầu tiên để giải quyết vấn đề, kết quả của nó là cái gọi là “vòng lặp bậc nhất”. Nó tương tự như sơ đồ khối PLL ở trên nhưng không có bộ lọc thông thấp. Mặc dù các hệ thống bậc nhất như vậy được sử dụng trong nhiều ứng dụng nhưng chúng không có các đặc tính bánh đà cần thiết, tức là làm giảm nhiễu hoặc dao động trong tín hiệu đầu vào. Ngoài ra, do đầu ra của bộ dò pha điều khiển trực tiếp VCO nên vòng lặp bậc nhất không thể duy trì mối quan hệ pha không đổi giữa đầu ra VCO và tín hiệu tham chiếu. Vòng lặp bậc hai chứa một bộ lọc thông thấp bổ sung trong mạch phản hồi để ngăn chặn sự mất ổn định. Do đó, đặc tính làm mịn xuất hiện, phạm vi chụp bị thu hẹp và thời gian chụp tăng lên. Ngoài ra, như sẽ được trình bày bên dưới, vòng lặp bậc hai với bộ dò pha Loại 2 cung cấp khóa lệch pha bằng XNUMX giữa tín hiệu tham chiếu và đầu ra VCO. Hầu như ở mọi nơi, các vòng lặp bậc hai đều được sử dụng, vì trong hầu hết các ứng dụng, hệ thống PLL phải cung cấp những dao động nhỏ về pha của tín hiệu đầu ra và cũng có một số thuộc tính bộ nhớ hoặc "bánh đà". Vòng lặp bậc hai cho phép tăng cao ở tần số thấp, giúp tăng độ ổn định (tương tự như bộ khuếch đại phản hồi). Bây giờ hãy xem một ví dụ về việc sử dụng PLL. Nhân tần số. Ví dụ phát triển. Hệ thống PLL thường được sử dụng để tạo ra các tín hiệu có tần số là bội số của tần số đầu vào. Trong bộ tổng hợp tần số, tần số tín hiệu đầu ra thu được bằng cách nhân số nguyên n với tần số của tín hiệu tham chiếu tần số thấp ổn định (ví dụ: 1 Hz). Số n được chỉ định ở dạng kỹ thuật số và bộ đặt số có thể điều chỉnh có thể được điều khiển từ máy tính. Trong những trường hợp bình thường hơn, bạn có thể thấy việc sử dụng thiết bị PLL để tạo ra tần số xung nhịp được đồng bộ hóa với một số tần số tham chiếu đã có sẵn trong thiết bị này. Ví dụ: giả sử rằng ADC hai giai đoạn yêu cầu tín hiệu đồng hồ có tần số 61,440 kHz. Ở tần số này, thu được 7,5 phép đo mỗi giây; giai đoạn đầu tiên sẽ kéo dài 4096 chu kỳ xung nhịp (hãy nhớ rằng trong ADC hai giai đoạn, thời lượng của giai đoạn này là không đổi) và thời lượng tối đa của giai đoạn thứ hai sẽ là 4096 chu kỳ xung nhịp. Một tính năng đặc trưng của mạch PLL là tín hiệu đồng hồ có tần số 61,440 kHz có thể được đồng bộ hóa với tần số mạng 60 Hz (61,440 = 60x1024), giúp triệt tiêu hoàn toàn nhiễu mạng ở đầu vào bộ chuyển đổi. Trước tiên, chúng ta hãy xem xét một mạch PLL tiêu chuẩn (Hình 6), trong đó có một bộ đếm bổ sung - bộ chia tần số cho n, được kết nối giữa đầu ra VCO và bộ dò pha.
Sơ đồ thể hiện hệ số truyền của từng phần tử chức năng của mạch, điều này sẽ giúp ích cho chúng ta khi tính toán độ ổn định. Chúng tôi đặc biệt lưu ý rằng bộ dò pha chuyển đổi pha thành điện áp và VCO lần lượt chuyển đổi điện áp thành đạo hàm thời gian của pha, nghĩa là thành tần số. Vì vậy, chúng ta có thể coi rằng nếu chúng ta coi pha là một biến đầu vào thì VCO hoạt động như một bộ tích hợp. Điện áp lỗi đầu vào cố định gây ra lỗi pha tăng tuyến tính ở đầu ra của VCO. Bộ lọc thông thấp và bộ chia tần số theo n có mức tăng nhỏ hơn một. Tính ổn định và chuyển pha Hình 7 cho thấy sơ đồ Bode cho phép đánh giá tính ổn định của PLL bậc hai.
VCO hoạt động như một bộ tích hợp với hằng số thời gian là 1/f và độ trễ pha 90° (nghĩa là hằng số thời gian tỷ lệ với 1/jw và tụ điện được tích điện bởi nguồn dòng điện). Để tạo biên độ pha (chênh lệch giữa 180° và độ lệch pha ở tần số mà hệ số truyền tổng thể của mạch bằng 1), một điện trở được mắc nối tiếp với tụ điện trong bộ lọc thông thấp. , ngăn ngừa sự cố mất ổn định ở một số tần số (hệ số truyền "không" được đưa vào hàm). Kết hợp các đặc tính VCO và bộ lọc sẽ tạo ra sơ đồ Bode cho mức tăng vòng lặp tổng thể được hiển thị trong hình. Miễn là độ dốc là 6 dB/octave (trong vùng khuếch đại đơn vị), mạch sẽ ổn định. Điều này đạt được bằng cách sử dụng bộ lọc thông thấp thuộc loại "độ trễ chì" và với sự lựa chọn chính xác các đặc tính của nó (giống như trong mạch bù pha chì-độ trễ của bộ khuếch đại hoạt động). Trong phần tiếp theo chúng tôi sẽ chỉ ra cách thực hiện điều này. Tính hệ số truyền Hình 8 cho thấy mạch PLL cho bộ tổng hợp có tần số 61 Hz. Bộ dò pha và VCO là một phần của PLL, được chế tạo trên IC CMOS 440.
Mạch này sử dụng phiên bản hoạt động cạnh của bộ dò pha, mặc dù IC 4046 có cả hai tùy chọn. Đầu ra của mạch được tạo ra bởi một cặp bóng bán dẫn CMOS hoạt động ở chế độ xung và cung cấp tín hiệu xung ở mức Ucc hoặc 0 V. Trên thực tế, nó là đầu ra ba trạng thái đã được thảo luận trước đó, vì, ngoại trừ các khoảnh khắc pha xung không khớp, nó vẫn ở trạng thái điện trở đầu ra cao. Tần số tối đa và tối thiểu của VCO, được đặt theo mức điện áp điều khiển 0 V và Ucc, được xác định bằng cách lựa chọn điện trở R1 và R2 và tụ điện C1 theo biểu dữ liệu. Từ dữ liệu kỹ thuật của phần tử 4046, người ta có thể xác định được nhược điểm đáng kể của mạch: độ nhạy cao đối với sự ổn định của điện áp cung cấp. Việc lựa chọn các phần tử mạch khác được thực hiện theo quy trình PLL tiêu chuẩn. Khi phạm vi VCO đã được chọn, tất cả những gì còn lại là thiết kế bộ lọc thông thấp, đây là một phần rất quan trọng của hệ thống. Hãy bắt đầu bằng cách tính hệ số truyền của toàn bộ vòng điều khiển. Bảng 3 trình bày các công thức tính toán cho từng thành phần riêng lẻ (theo Hình 6). Bảng 3. Tính hệ số khuếch đại PLL Việc tính toán phải được thực hiện cẩn thận, không nhầm lẫn tần số f và tần số tròn w hoặc hertz với kilohertz. Cho đến nay, chúng ta chưa chỉ xác định được hệ số Kj. Nó có thể được xác định bằng cách viết biểu thức cho mức tăng tổng thể của vòng lặp, nhưng trước tiên hãy nhớ rằng VCO là một bộ tích hợp và viết:
Do đó tổng mức tăng bằng
Bây giờ chúng ta chọn tần số mà tại đó hệ số truyền trở nên bằng 1. Ý tưởng là tần số truyền đơn được chọn đủ cao để vòng lặp có thể theo dõi chính xác những thay đổi ở tần số đầu vào, nhưng đủ thấp để làm giảm nhiễu và đột biến trong tín hiệu đầu vào. Ví dụ: PLL được thiết kế để giải điều chế tín hiệu đầu vào FM hoặc để giải mã chuỗi âm tốc độ cao phải nhanh (đối với tín hiệu FM, băng thông vòng lặp phải phù hợp với tín hiệu đầu vào, nghĩa là bằng tần số điều chế tối đa và đối với giải mã âm (một đường viền không đổi theo thời gian phải nhỏ hơn thời lượng của âm). Mặt khác, vì hệ thống này được thiết kế để theo dõi các giá trị cụ thể của tần số đầu vào ổn định hoặc thay đổi chậm nên nó phải có tần số truyền đơn vị thấp. Điều này sẽ làm giảm “nhiễu” pha ở đầu ra và đảm bảo không nhạy cảm với nhiễu và đột biến ở đầu vào. Ngay cả sự sụt giảm tín hiệu đầu vào trong thời gian ngắn cũng khó có thể nhận thấy vì tụ lọc sẽ ghi nhớ điện áp, điều này sẽ buộc VCO tiếp tục tạo ra tần số đầu ra cần thiết. Có tính đến những điều trên, chúng tôi chọn tần số của một lần truyền f2 bằng 2 Hz, hay 12,6 rad/s. Giá trị này thấp hơn nhiều so với tần số tham chiếu và khó có khả năng các biến thiên trong tần số nguồn điện có thể vượt quá giá trị này (hãy nhớ rằng năng lượng điện được tạo ra bởi các máy phát điện lớn có quán tính cơ học rất lớn). Điểm dừng của đặc tính bộ lọc thông thấp ("số XNUMX") của nó được chọn, theo quy luật, ở tần số nhỏ hơn f2 3-5 lần, cung cấp đủ biên độ pha. Hãy nhớ lại rằng độ lệch pha của mạch RC đơn giản thay đổi từ 0 đến 90° trong dải tần số từ 0,1 đến 10 so với tần số -3 dB (“cực”), tại đó độ lệch pha là 45°. Vì vậy, hãy chọn tần số 0,5 bằng 3,1 Hz hoặc 9 rad/s (Hình 1). Điểm dừng f4 xác định hằng số thời gian R2C4: R2C1=2/XNUMXpf1. Trước tiên chúng ta giả sử: C2=1 µF và R4=330 kOhm. Bây giờ tất cả những gì còn lại là chọn giá trị của điện trở R3 từ điều kiện hệ số truyền ở tần số f bằng XNUMX2. Thực hiện thao tác này, chúng ta thấy R3 = 4,3 MOhm.
Tập thể dục. Kiểm tra xem với các thành phần bộ lọc đã chọn, mức tăng ở tần số f2=2,0 Hz thực sự là 1,0. Đôi khi các giá trị thu được của các tham số bộ lọc không thuận tiện và chúng phải được tính toán lại hoặc tần số đạt được sự thống nhất phải thay đổi một chút. Các giá trị này có thể chấp nhận được đối với CMOS PLL (điện trở đầu vào VCO điển hình là 1012 Ohm) và đối với PLL dựa trên bóng bán dẫn lưỡng cực (ví dụ: loại 4044), có thể cần phải kết hợp điện trở bằng cách sử dụng bộ khuếch đại hoạt động. Để đơn giản hóa thiết kế bộ lọc, bộ tách pha chuyển mạch cạnh loại 2 đã được sử dụng trong ví dụ này. Giải pháp này có thể không phải là giải pháp tốt nhất trong thực tế do mức độ nhiễu mạng cao. Bằng cách lựa chọn cẩn thận mạch đầu vào tương tự (ví dụ: có thể sử dụng bộ kích hoạt Schmitt), có thể đạt được hiệu suất mạch tốt. Nếu không, nên sử dụng máy dò pha Loại 1 với mạch XOR. Phương pháp thử và sai Có những người kỹ năng thiết kế mạch điện tử bao gồm việc thay đổi các thông số bộ lọc cho đến khi mạch hoạt động. Nếu người đọc là một trong số họ thì nên thay đổi cách tiếp cận vấn đề này. Có thể vì những nhà phát triển này mà PLL bị mang tiếng xấu, đó là lý do tại sao chúng tôi đưa vào tính toán chi tiết. Tuy nhiên, chúng tôi sẽ cố gắng giúp các nhà phát triển sử dụng phương pháp thử và sai: R3C2 xác định thời gian làm mịn đường viền và tỷ lệ R4/R3 xác định độ giảm chấn, nghĩa là không có tình trạng quá tải khi tần số thay đổi đột ngột. Chúng tôi khuyên bạn nên bắt đầu với giá trị R4=0,2R3. Tạo xung đồng hồ cho thiết bị đầu cuối video Máy phát tần số cao được đồng bộ hóa với tần số mạng 60 Hz có thể được sử dụng thành công để tạo tín hiệu đồng hồ trong thiết bị đầu cuối máy tính chữ và số. Tốc độ tiêu chuẩn của thông tin đầu ra trên màn hình video là 30 khung hình trên 1 giây. Vì nhiễu mạng hầu như luôn xuất hiện, ngay cả khi nó nhỏ, hình ảnh bắt đầu có “chuyển động ngang” chậm. Điều này xảy ra khi không có sự đồng bộ hóa chính xác giữa tần số nguồn điện và kênh dọc của màn hình. Một cách tốt để giải quyết vấn đề này là sử dụng PLL. Phải sử dụng VCO tần số cao (có tần số khoảng 15 MHz, bội số của 60 Hz) và các tín hiệu thu được bằng cách chia chuỗi đồng hồ tần số cao chính này phải được sử dụng để tạo tuần tự các điểm của từng ký tự, dòng chiều dài và số dòng trên mỗi khung. Chụp và theo dõi PLL Rõ ràng, PLL sẽ vẫn bị khóa cho đến khi tín hiệu đầu vào vượt ra ngoài phạm vi phản hồi. Một vấn đề thú vị là bước đầu tiên đưa vào tính đồng bộ của hệ thống. Sự không khớp tần số ban đầu gây ra tín hiệu tần số chênh lệch định kỳ ở đầu ra của bộ dò pha. Độ gợn sẽ giảm sau khi lọc và tín hiệu không khớp liên tục sẽ xuất hiện. Quá trình chụp. Câu trả lời cho câu hỏi không đơn giản như vậy. Các hệ thống điều khiển bậc một sẽ luôn đồng bộ vì không có sự suy giảm tín hiệu lỗi ở tần số thấp. Các vòng lặp bậc hai có thể ở trạng thái khóa hoặc không khóa, tùy thuộc vào loại bộ dò pha và băng thông của bộ lọc thông thấp. Ngoài ra, bộ dò pha XOR loại 1 có băng thông thu hạn chế, phụ thuộc vào hằng số thời gian của bộ lọc. Tình huống này có thể được sử dụng nếu bạn cần xây dựng một hệ thống PLL, hệ thống này chỉ phải đồng bộ hóa trong một dải tần số nhất định. Quá trình khóa hoạt động như sau: khi tín hiệu lỗi pha khiến tần số VCO tiến gần đến tần số tham chiếu thì dạng sóng lỗi thay đổi chậm hơn và ngược lại. Vì tín hiệu này không đối xứng nên những thay đổi chậm hơn xảy ra trong phần chu kỳ mà fgun tiến tới fop. Kết quả là điện áp DC trung bình khác 10 sẽ đẩy PLL vào chế độ khóa. Điện áp đầu vào của VCO thay đổi trong quá trình chụp, như trong Hình XNUMX. Lưu ý mức tăng đột biến cuối cùng (vượt quá) trong sơ đồ; lý do của nó là rất thú vị. Ngay cả khi tần số VCO đạt đến giá trị yêu cầu (như được biểu thị bằng mức điện áp ở đầu vào VCO), điều này không có nghĩa là hệ thống nhất thiết đã vào khóa, vì có thể không có chế độ chung. Điều này có thể gây ra một ngoại lệ trong đường cong. Rõ ràng, quá trình chụp sẽ diễn ra khác nhau trong từng trường hợp.
Dải chụp và theo dõi Nếu sử dụng bộ dò pha XOR Loại 1, băng thông thu được bị giới hạn bởi hằng số thời gian của bộ lọc thông thấp. Điều này có ý nghĩa nào đó, vì nếu có sự chênh lệch tần số ban đầu lớn, tín hiệu không khớp sẽ bị bộ lọc suy giảm nhiều đến mức việc thu tín hiệu không bao giờ có thể xảy ra. Rõ ràng, việc tăng hằng số thời gian của bộ lọc thông thấp sẽ thu hẹp băng thông thu được, tương đương với việc giảm độ lợi vòng lặp. Hóa ra những hạn chế như vậy không có trong máy dò pha hoạt động trên các cạnh. Băng thông theo dõi cho cả hai loại mạch phụ thuộc vào phạm vi điện áp điều khiển VCO. Một số ví dụ về sử dụng hệ thống PLL Chúng tôi đã đề cập đến việc sử dụng PLL trong bộ tổng hợp tần số và bộ nhân tần số. Về phần sau, tính khả thi của việc sử dụng PLL, như có thể thấy từ ví dụ đã xem xét, rõ ràng đến mức không còn nghi ngờ gì về việc sử dụng PLL. Các bộ nhân đơn giản (nghĩa là bộ tạo xung nhịp tần số cao cho hệ thống kỹ thuật số) thậm chí không gặp phải các vấn đề liên quan đến dao động tín hiệu tham chiếu và hệ thống bậc nhất có thể được sử dụng khá tốt. Chúng ta hãy xem xét một số ứng dụng PLL thú vị từ quan điểm về sự đa dạng của các lĩnh vực sử dụng. Phát hiện tín hiệu FM Trong điều chế tần số, thông tin được mã hóa bằng cách thay đổi tần số của tín hiệu sóng mang tỷ lệ với sự thay đổi của tín hiệu thông tin. Có hai phương pháp để khôi phục thông tin đã điều chế: sử dụng bộ dò pha hoặc PLL. Thuật ngữ "phát hiện" ở đây đề cập đến một phương pháp giải điều chế. Trong trường hợp đơn giản nhất, PLL được đồng bộ với tín hiệu đến. Điện áp được cấp cho VCO và điều khiển tần số của nó tỷ lệ thuận với tần số đầu vào và do đó là tín hiệu giải điều chế mong muốn (Hình 11). Trong hệ thống như vậy, băng thông bộ lọc phải được chọn đủ rộng để chứa tín hiệu được điều chế. Nói cách khác, thời gian đáp ứng của PLL phải ngắn so với phạm vi sai lệch của tín hiệu được tái tạo. PLL không được cấp tín hiệu được truyền qua kênh liên lạc; ở đây bạn có thể sử dụng “tần số trung gian”, tần số này thu được trong bộ trộn máy thu trong quá trình chuyển đổi tần số. Phương pháp phát hiện FM này yêu cầu VCO có độ tuyến tính cao để tránh méo tiếng ở tần số âm thanh.
Phương pháp phát hiện FM thứ hai chỉ sử dụng bộ dò pha chứ không sử dụng PLL. Nguyên tắc này được minh họa trong hình 12. Tín hiệu đầu vào ban đầu và tín hiệu tương tự, được dịch cùng pha, được đưa đến bộ dò pha, ở đầu ra xuất hiện một điện áp nhất định.
Mạch dịch pha thay đổi độ dịch pha tuyến tính như một hàm của tần số (thường được thực hiện bằng cách sử dụng mạch LC cộng hưởng). Do đó, tín hiệu đầu ra của bộ giải điều chế phụ thuộc tuyến tính vào tần số đầu ra. Phương pháp này được gọi là "phát hiện FM cầu phương cân bằng kép". Nó được sử dụng trong nhiều IC để triển khai đường dẫn bộ dò/bộ khuếch đại tần số trung gian (ví dụ: loại CA3089). Phát hiện tín hiệu AM Hãy xem xét các phương pháp đảm bảo tính tỷ lệ giữa tín hiệu đầu ra và giá trị tức thời của biên độ của tín hiệu tần số cao. Thông thường, việc làm thẳng được sử dụng cho việc này (Hình 13).
Hình 14 minh họa phương pháp ban đầu sử dụng PLL ("phương pháp phát hiện đồng âm"). Hệ thống PLL tạo ra các xung hình chữ nhật có cùng tần số với tần số của sóng mang đã điều chế. Sau khi nhân tín hiệu đầu vào với tín hiệu đầu ra của PLL, a thu được loại chỉnh lưu toàn sóng, sau khi tất cả những gì còn lại là loại bỏ phần còn lại của tần số sóng mang bằng cách sử dụng bộ lọc thông thấp để thu được đường bao đã điều chế.Nếu sử dụng bộ dò pha XOR, tín hiệu đầu ra lệch 90° pha so với tín hiệu tham chiếu.Do đó, cần phải chuyển đổi giữa PLL và mạch chuyển pha của bộ nhân với độ dịch pha là 90°.
Đồng bộ hóa đồng hồ và phục hồi tín hiệu. Trong các hệ thống truyền tín hiệu số, thông tin được truyền ở dạng nối tiếp qua kênh truyền thông. Thông tin này có thể có bản chất là kỹ thuật số hoặc có thể là thông tin kỹ thuật số tương đương với thông tin tương tự, như trường hợp điều chế mã xung (PCM). Tình huống tương tự xảy ra khi giải mã thông tin kỹ thuật số từ băng từ hoặc đĩa. Trong cả hai trường hợp, nhiễu hoặc thay đổi xảy ra tần số xung (ví dụ: do kéo băng) và bạn muốn thu được tín hiệu đồng hồ không bị biến dạng ở cùng tần số với tần số của thông tin đến. Trong ứng dụng này, bạn nên sử dụng hệ thống PLL, vì tần số thấp chẳng hạn, bộ lọc thông qua sẽ chỉ giúp loại bỏ nhiễu và nhiễu chứ không thể theo dõi những thay đổi chậm về tốc độ băng. Văn chương:
Tác giả: Paul Horowitz, Đại học Harvard, Winfield Hill. Xuất bản: N. Bolshakov, rf.atnn.ru
Da nhân tạo để mô phỏng cảm ứng
15.04.2024 Cát vệ sinh cho mèo Petgugu Global
15.04.2024 Sự hấp dẫn của những người đàn ông biết quan tâm
14.04.2024
▪ Tai nghe trượt không bao giờ bị rối ▪ Những chiếc ủng của người lính như một nguồn điện
▪ phần của trang web Nguồn điện. Lựa chọn bài viết ▪ bài viết của Henrik Ibsen. câu cách ngôn nổi tiếng ▪ bài viết Cách phân biệt trứng luộc với trứng sống? đáp án chi tiết ▪ bài viết Mỏ hàn tiện dụng. Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện
Nhận xét về bài viết: Karen [lên] lớp ![[!]](https://diagram.com.ua/comments/smilies/excl.gif){kind=small}
Trang chủ | Thư viện | bài viết | Sơ đồ trang web | Đánh giá trang web
www.diagram.com.ua |
Xem các bài viết khác razdela 
Tin tức khoa học công nghệ, điện tử mới nhất:
Tất cả các ngôn ngữ của trang này