ENCYCLOPEDIA VỀ ĐIỆN TỬ TRUYỀN THANH VÀ KỸ THUẬT ĐIỆN FPGA hiện đại từ loạt XILINX: VIRTEX. Dữ liệu tham khảo Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện / Ứng dụng của microcircuits Năm 2014, công ty Mỹ Xilinx kỷ niệm 30 năm thành lập. Ngay từ giai đoạn đầu của sự tồn tại, vào năm 1984, công ty đã đề xuất một loại chip logic mới - tinh thể ma trận cơ bản có thể lập trình lại của người dùng (Field Programmable Gate Array, hoặc FPGA). Các vi mạch đã mang lại cho nhà thiết kế điện tử những lợi ích của các tinh thể ma trận cơ bản tiêu chuẩn trong khi cho phép thiết kế, cấu hình, gỡ lỗi, sửa lỗi và cấu hình lại vi mạch trên trang web công việc. Kết quả là, tính linh hoạt của thiết bị đã được cải thiện và thời gian đưa thành phẩm ra thị trường giảm đáng kể. Những thành tựu của Xilinx cho đến nay là gì? Giới thiệu Hôm nay, Xilinx phát hành một số loạt FPGA. Chúng được chia thành FPGA - tinh thể ma trận cơ bản có thể lập trình lại do người dùng - và CPLD (Thiết bị logic lập trình phức tạp) - thiết bị logic có thể lập trình phức tạp. Trong mỗi loạt - từ một đến một số họ, lần lượt chứa các vi mạch khác nhau về dung lượng, tốc độ và loại gói (xem hình). Các tính năng chính của Xilinx FPGA (tính đến đầu năm 2004): • một lượng tài nguyên đáng kể: hơn 10 triệu cổng hệ thống trên mỗi chip;
Xilinx sản xuất FPGA dựa trên ba loại bộ nhớ: • SRAM (kiểu FPGA). Trong trường hợp này, cấu hình mạch được lưu trữ trong bộ nhớ trong, "bóng tối", RAM và quá trình khởi tạo được thực hiện từ một mảng bộ nhớ ngoài. Chuỗi cấu hình (dòng bit) có thể được tải trực tiếp vào FPGA trong hệ thống và được tải lại không giới hạn số lần. Việc khởi tạo FPGA được thực hiện tự động từ ROM khởi động bên ngoài khi điện áp cung cấp được áp dụng hoặc bị cưỡng bức bởi một tín hiệu đặc biệt. Quá trình khởi tạo mất 20-200 ms, trong thời gian đó các chân của FPGA ở trạng thái điện trở cao (được kéo lên một đơn vị logic). Các FPGA thuộc loại này bao gồm các vi mạch thuộc dòng Virtex, Spartan;
Trong giai đoạn gỡ lỗi, cấu hình có thể được tải xuống từ máy tính bằng ba loại cáp: MultiPRO Desktop Tool, Parallel Cable IV và MultiLinx Cable. Tất cả các loại cáp đều hỗ trợ lập trình chip CPLD không có cổng JTAG. Khi chọn cáp, cần phải tính đến các đặc tính của chúng, được đưa ra dưới đây: Công cụ máy tính để bàn MultiPRO kết nối với cổng song song của PC, hỗ trợ lập trình / cấu hình trong hệ thống của tất cả các FPGA Xilinx, cũng như lập trình ngoại tuyến các FPGA dòng CoolRunner-ll và các PROM dòng XC18V00 và PlatformFlash. Đồng thời, sự hiện diện trong một bộ của cả bản thân bộ lập trình và cáp tải xuống giúp giảm chi phí của một bộ công cụ để gỡ lỗi và lập trình; Cáp song song IV kết nối với cổng song song PC, hỗ trợ khởi động FPGA và lập trình CPLD, đọc lại cấu hình qua cổng JTAG. Điện áp nguồn được cung cấp từ nguồn 5 V bên ngoài. Việc cung cấp cáp bao gồm một bộ chuyển đổi được thiết kế để cung cấp điện áp cho cáp từ cổng PS / 2 của máy tính; Cáp MultiLinx kết nối với cổng RS-232 của PC hoặc máy trạm, cũng như với cổng USB của PC. Điện áp cung cấp (5; 3,3; 2,5 V) được cung cấp từ bảng.
Xilinx cung cấp một bộ phần mềm hoàn chỉnh cho phép bạn triển khai một dự án dựa trên các FPGA đã phát hành. Phần mềm này bao gồm đầu vào sơ đồ và văn bản, tổng hợp VHDL/Verilog, mô phỏng chức năng, theo dõi tinh thể, mô phỏng sau theo dõi, v.v. Ngoài ra, Xilinx còn phát triển các mô-đun chuyên dụng, cái gọi là lõi logic, có thể được sử dụng làm thành phần thư viện khi thiết kế các thiết bị dựa trên FPGA. Phân loại ngắn gọn các microcircuits XILINX hiện đại Cho đến nay, các FPGA Xilinx sau đây là hứa hẹn nhất: • Dòng FPGA Virtex;
Việc sử dụng các dòng Xilinx FPGA khác hiện đang được sản xuất trong các phát triển mới không được khuyến khích. Do đó, chúng tôi sẽ không xem xét chúng. Dòng VIRTEX Dòng FPGA bao gồm bốn họ: Virtex, Virtex-E, Virtex-ll và Virtex-ll Pro. Được phát hành vào cuối năm 1998, dòng Virtex đã mở rộng các FPGA kiểu FPGA truyền thống với một bộ tính năng mạnh mẽ để giải quyết các thách thức về thiết kế hệ thống hiệu suất cao. Dòng FPGA có kiến trúc linh hoạt bao gồm ma trận các khối logic có thể định cấu hình (Khối logic có thể cấu hình - CLB) được bao quanh bởi các khối I / O có thể lập trình (Khối đầu vào-đầu ra - SE). Logic tăng tốc chuyên dụng cho số học tốc độ cao, hỗ trợ hệ số nhân chuyên dụng, chuỗi xếp tầng cho các chức năng đầu vào cao, nhiều thanh ghi / chốt hỗ trợ xung nhịp với thiết lập và đặt lại đồng bộ / không đồng bộ, tốc độ cân bằng bus nội bộ ba trạng thái và mật độ đóng gói logic. Hệ thống phân cấp các phần tử bộ nhớ của vi mạch dòng bao gồm: bộ nhớ phân tán dựa trên các bảng tra cứu bốn đầu vào (4-LUT - Look-Up Table), được cấu hình dưới dạng RAM 16 bit hoặc thanh ghi dịch chuyển 16 bit; bộ nhớ khối tích hợp (mỗi khối được cấu hình như RAM cổng kép đồng bộ) và giao diện với các mô-đun bộ nhớ ngoài. Các FPGA của dòng này hỗ trợ hầu hết các tiêu chuẩn I / O (công nghệ SelectIO ™) và các FPGA thuộc các dòng sau này hỗ trợ các tiêu chuẩn truyền tín hiệu vi sai - LVDS (Tín hiệu vi sai điện áp thấp), BLVDS (Bus LVDS), LVPECL (Bộ phát tín hiệu tích cực điện áp thấp- Logic ghép nối). Các mạch điều khiển thời gian tích hợp tốc độ cao được cung cấp. Thiết kế được thực hiện bằng gói phần mềm ISE (Môi trường Phần mềm Tích hợp) chạy trên PC hoặc máy trạm: ISE BaseX, ISE Foundation, ISE Alliance. Các chip của dòng Virtex được sản xuất với các chỉ tiêu tôpô là 0,22-0,15 micrômét và kim loại hóa nhiều lớp. Tất cả các microcircuits của loạt sản phẩm đều được kiểm tra tại nhà máy 100%. Chúng ta hãy xem xét kỹ hơn các họ chính của vi mạch có trong loạt Virtex. Họ Virtex - thế hệ thứ tư của chip FPGA sau khi phát hành năm 1984 của FPGA đầu tiên thuộc loại này. Lần đầu tiên, các vi mạch FPGA thuộc họ đã cho phép thực hiện không chỉ các chức năng logic thông thường, mà còn cả các hoạt động vẫn được thực hiện bởi các sản phẩm chuyên dụng riêng biệt. Với sự ra đời của họ Virtex, FPGA đã chuyển từ thể loại mạch logic kết nối với nhau sang loại thiết bị lập trình đóng vai trò là trung tâm của các hệ thống kỹ thuật số. Các tính năng chính của dòng FPGA Virtex: hiệu suất cao (lên đến 200 MHz), dung lượng logic lớn (50 nghìn-1 triệu cổng hệ thống), điện áp cung cấp lõi 2,5 V, khả năng tương thích với bus PCI 66 MHz, hỗ trợ " chức năng trao đổi nóng "cho Compact PCI (Bảng 1). Các chip gia đình này hỗ trợ 16 tiêu chuẩn I / O hiệu suất cao, bao gồm LVTTL, LVCMOS2, PCI33, PCI66, GTL / GTL +, SSTL, HSTL, AGP và CTT, cũng như kết nối trực tiếp với các thiết bị KZBTRAM. Các mạch điều khiển thời gian tích hợp bao gồm bốn mô-đun DLL-Delay-Locked Loop được tích hợp sẵn và bốn mạng phân phối xung nhịp diện rộng với tốc độ tăng cạnh nhanh cộng với 24 mạng đồng hồ cục bộ. Mỗi khối bộ nhớ trên bo mạch được định cấu hình là RAM 4Kb cổng kép đồng bộ (tổng dung lượng tối đa 128Kb). Bảng 1. Các thông số của vi mạch thuộc họ Virtex
Microcircuits của họ được sản xuất theo công nghệ CMOS 0,22 micron với lớp kim loại hóa năm lớp. Họ Virtex-E, được phát hành vào tháng 1999 năm 320, có thể so sánh về các đặc điểm và tính chất của nó với các ASIC chuyên dụng. Các chip FPGA của họ được thiết kế cho các hệ thống trao đổi dữ liệu và xử lý tín hiệu kỹ thuật số. So với các vi mạch thuộc họ đầu tiên, chúng có đặc điểm là hiệu suất cao hơn (tần số hệ thống lên đến 2 MHz) và dung lượng logic lớn hơn (hơn 2 triệu cổng hệ thống, Bảng 32). Giống như họ trước, công nghệ SelectIO ™ cung cấp hỗ trợ cho nhiều tiêu chuẩn I / O, lần đầu tiên bao gồm các tiêu chuẩn truyền dẫn khác biệt - LVDS, BLVDS, LVPECL. Các chip của họ hỗ trợ 64/33-bit, 66/1,8-MHz PCI. Điện áp cung cấp cho lõi là 8,75 V. Hệ thống bộ nhớ ba cấp phân cấp có cấu trúc giống như dòng trước. Nhưng dung lượng tối đa của bộ nhớ khối đã được tăng lên 1120 lần - lên đến 200 kbit. Ngoài ra còn có các giao diện nhanh với RAM hiệu suất cao bên ngoài như ZBTSRAM 200MHz và DDR SDRAM XNUMXMbps.
Do đó, trong các vi mạch của họ này, so với Virtex, các vi mạch sau được tăng lên: • năng lực lôgic tương đương (ba lần);
Bảng 2. Thông số chip họ Virtex-E
Nhiều hệ thống mạng và hình ảnh hiệu suất cao yêu cầu dung lượng RAM lớn. Đáp lại, Xilinx đã phát hành phiên bản bộ nhớ lớn hơn của họ Virtex-E vào đầu năm 2000, Virtex-EM (XCV504E và XCV812E). Bảng 3. Thông số của các chip tăng dung lượng bộ nhớ khối thuộc họ Virtex-EM
Các vi mạch này là một nền tảng hiệu quả và đáng tin cậy để xây dựng các hệ thống chuyển mạch với tốc độ truyền 160 Gbit/s (Bảng 3). Thông lượng cao đạt được bằng cách tăng kích thước của bộ nhớ khối hai cổng lên 1 Mbit và sử dụng hai lớp (phân phối tín hiệu trên và đồng hồ) trong lớp kim loại hóa sáu lớp, được chế tạo bằng công nghệ đồng. Họ Virtex II thực hiện một hệ tư tưởng mới cho việc hình thành các nền tảng FPGA, cho phép FPGA trở thành thành phần chính của một thiết bị kỹ thuật số. Trên một chip thuộc họ Virtex-ll, bạn có thể tạo ra một hệ thống kỹ thuật số phức tạp với dung lượng hợp lý lên đến 8 triệu cổng hệ thống. Đồng thời, so với một mạch tích hợp tùy chỉnh có cùng chức năng, thời gian phát triển giảm đáng kể. Họ Virtex-ll bao gồm 11 vi mạch khác nhau về dung lượng logic (Bảng 4). Bảng 4. Các thông số chính của FPGA thuộc họ Virtex-ll
Dòng sản phẩm này thích hợp cho việc thiết kế nhiều loại hệ thống hiệu suất cao với mức độ tích hợp thấp và cao, chẳng hạn như thiết bị truyền thông dữ liệu và thiết bị xử lý tín hiệu kỹ thuật số. Các chip thuộc họ Virtex-ll thực hiện các giải pháp hoàn chỉnh trong lĩnh vực viễn thông, hệ thống mạng, truyền thông không dây, xử lý tín hiệu kỹ thuật số sử dụng giao diện PCI, LVDS và DDR. Một ví dụ về các giải pháp như vậy là việc triển khai các bộ vi xử lý PowerPC 405 và MicroBlaze. Công nghệ CMOS được sử dụng để sản xuất vi mạch với các chỉ tiêu topo 0,12-0,15 micromet và tám lớp kim loại hóa giúp bạn có thể thực hiện các dự án với tốc độ cao và tiêu thụ điện năng thấp. Dung lượng logic của vi mạch thuộc họ Virtex-ll là 40 nghìn 8 triệu cổng hệ thống trên một chip, tần số xung nhịp bên trong vượt quá 400 MHz, tốc độ trao đổi dữ liệu trên 840 Mbps trên một chân đầu vào - đầu ra. Dung lượng bộ nhớ phân tán đạt 1,5 Mbit, bộ nhớ trong, được thực hiện trên các khối RAM cổng kép với dung lượng 18 kbit mỗi khối là 3 Mbit. Cung cấp giao diện với các mô-đun bộ nhớ ngoài như DDR-SDRAM, QDR ™ -SRAM và Sigma RAM. Các vi mạch dòng họ chứa các khối nhân 18x18 bit, lên đến 93184 thanh ghi / chốt với kích hoạt đồng hồ và thiết lập và đặt lại đồng bộ / không đồng bộ, và bộ tạo chức năng 93184 (4-LUT). Điều khiển thời gian được cung cấp bởi tối đa 12 mô-đun điều khiển thời gian (DCM) và 16 bộ ghép kênh đồng hồ toàn cầu. Cung cấp khả năng tinh chỉnh các cạnh xung nhịp, nhân tần số, phân chia tần số, dịch pha độ phân giải cao và bảo vệ EMI. Công nghệ Active Interconnect được sử dụng giúp có được cấu trúc định tuyến phân đoạn thế hệ thứ tư với độ trễ có thể dự đoán được mà không phụ thuộc vào hệ số fanout đầu ra. Lên đến 1108 khối I / O do người dùng lập trình, 19 tiêu chuẩn I / O đơn cực và sáu tiêu chuẩn I / O vi sai hỗ trợ hầu hết các tiêu chuẩn tín hiệu kỹ thuật số. Các thanh ghi đầu vào và đầu ra tốc độ dữ liệu kép được tích hợp sẵn cung cấp tín hiệu LVDS ở tốc độ 840 Mbps. Công suất hiện tại có thể lập trình - 2-24 mA cho mỗi đầu ra. Trở kháng của mỗi khối I / O có thể lập trình được. Chip Virtex-ll tương thích với các bus PCI-133/66/33 MHz. Có năm chế độ tải cấu hình. Mã hóa trình tự cấu hình được thực hiện theo tiêu chuẩn TRIPLE DES, hỗ trợ cấu hình - theo tiêu chuẩn IEEE 1532. Có thể cấu hình lại một phần. Điện áp cung cấp của lõi tinh thể là 1,5 V, các đơn vị đầu vào-đầu ra - 1,5-3,3 V, tùy thuộc vào tiêu chuẩn tín hiệu được lập trình. Chip được sản xuất bằng công nghệ CMOS với tiêu chuẩn thiết kế là 0,15 µm (chiều dài kênh của bóng bán dẫn tốc độ cao là 0,12 µm) và tám lớp kim loại hóa. Họ Virtex-ll Pro được thiết kế để tạo ra các hệ thống dựa trên lõi IP thông minh và các mô-đun có thể tham số tùy chỉnh. Các vi mạch của họ được tối ưu hóa để thực hiện các giải pháp hoàn chỉnh trong lĩnh vực viễn thông, truyền thông không dây, mạng, video và xử lý tín hiệu kỹ thuật số. Lần đầu tiên, kiến trúc chip có bộ thu phát đa bit RocketIO và lõi xử lý PowerPC. Chúng được sản xuất bằng công nghệ CMOS với định mức tôpô là 0,13 micron và đồng chín lớp, giúp giảm kích thước của tinh thể và mức tiêu thụ điện năng so với các chip của dòng trước. Bảng 5. Các thông số chính của FPGA thuộc họ Virtex-ll Pro
Kiến trúc của ma trận Virtex-ll và Virtex-ll Pro là giống nhau. Hầu hết các đặc tính kỹ thuật cũng trùng khớp (Bảng 5). Sự khác biệt giữa các chip của hai gia đình như sau: • giá trị giới hạn dưới của điện áp nguồn ngoại vi: 2,5 V so với 3,3 V đối với dòng Virtex-ll;
Dòng Virtex-ll Pro là dòng FPGA đầu tiên của FPGA có tích hợp bộ thu phát RocketIO và lõi xử lý PPC405. RocketIO là bộ thu phát nối tiếp song công (SERDES) hỗ trợ kết nối từ 2 đến 24 kênh với băng thông từ 622 Mbps đến 3,125 Gbps. Tốc độ truyền dữ liệu hai chiều -120 GB / s. Trong mỗi kênh, có thể có một vòng phản hồi nội bộ. Bộ thu phát có các tính năng như tạo và khôi phục xung nhịp tích hợp (CDR), cân bằng tần số bằng cách chèn / xóa ký tự, phân định dấu phẩy có thể lập trình, giao diện bên trong 8, 16 hoặc 32 bit, bộ mã hóa 8/10 bit, và bộ giải mã. RocketIO tương thích với các giao thức truyền dẫn Fibre Channel, Gigabit Ethernet, 10 Gb Attachment Unit Interface (XAUI) và các bộ thu phát băng thông rộng. Đầu cuối bộ thu / phát bên trong có thể định cấu hình của người dùng là 50/75 ohms. Năm mức điện áp chênh lệch đầu ra được cung cấp, bốn mức độ nhấn mạnh trước có thể được lựa chọn. Điện áp cung cấp cho bộ thu phát 2,5 V. Bộ xử lý PowerPC là một lõi nhúng có xung nhịp lên đến 400 MHz với kiến trúc Harvard, đường truyền dữ liệu hình ống năm giai đoạn và nhân / chia phần cứng. Khối này cũng chứa ba mươi hai thanh ghi mục đích chung 32 bit, lệnh hai chiều kết hợp và bộ nhớ đệm dữ liệu với dung lượng 16 Kb mỗi bộ, khối quản lý bộ nhớ, 64 đầu vào Bộ đệm dịch nhìn bên cạnh (TLB), một đặc biệt trên bo mạch giao diện bộ nhớ. Kích thước trang có thể thay đổi từ 1K đến 16 Mbps. Có bộ đếm thời gian cài sẵn. Bộ xử lý hỗ trợ kiến trúc bus CoreConnect của IBM, các hoạt động gỡ lỗi và theo dõi. Công suất tiêu thụ của nó thấp: 0,9 mW / MHz. Virtex series FPGA dựa trên công nghệ công nghiệp tiên tiến, có hiệu suất cao và tiết kiệm chi phí, là một trong những loại mạch logic lập trình chính được các nhà phát triển trên khắp thế giới sử dụng. Và kể từ khi phát hành vào tháng 2002 năm 100, Xilinx đã xuất xưởng hơn XNUMX lõi PowerPC dựa trên chip Virtex-ll Pro FPGA. Tác giả: M. Kuzelin; Xuất bản: cxem.net Xem các bài viết khác razdela Ứng dụng của microcircuits. Đọc và viết hữu ích bình luận về bài viết này. Tin tức khoa học công nghệ, điện tử mới nhất: Da nhân tạo để mô phỏng cảm ứng
15.04.2024 Cát vệ sinh cho mèo Petgugu Global
15.04.2024 Sự hấp dẫn của những người đàn ông biết quan tâm
14.04.2024
Tin tức thú vị khác: ▪ Ngôn ngữ ảnh hưởng đến tư duy từ khi còn nhỏ ▪ Thử nghiệm tiếp tục trong nửa thế kỷ ▪ Máy tính xách tay không có nguồn điện ▪ Đồng hồ nguyên tử siêu chính xác Nguồn cấp tin tức khoa học và công nghệ, điện tử mới
Tài liệu thú vị của Thư viện kỹ thuật miễn phí: ▪ phần của trang web Bách khoa toàn thư lớn dành cho trẻ em và người lớn. Lựa chọn bài viết ▪ bài viết Cái chợ phù phiếm thế gian. biểu hiện phổ biến ▪ bài viết Tòa nhà bằng gỗ lớn nhất nằm ở đâu? đáp án chi tiết ▪ bài Sơ cứu bỏng, tê cóng. Chăm sóc sức khỏe ▪ bài báo giả lập tiếng ồn khi lướt sóng. Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện ▪ bài viết Bộ sạc đơn giản. Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện
Để lại bình luận của bạn về bài viết này: Tất cả các ngôn ngữ của trang này Trang chủ | Thư viện | bài viết | Sơ đồ trang web | Đánh giá trang web www.diagram.com.ua |