|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCYCLOPEDIA VỀ ĐIỆN TỬ TRUYỀN THANH VÀ KỸ THUẬT ĐIỆN Bộ so sánh điện áp nguồn nhanh trên chip CMOS. Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện
Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện / Bảo vệ thiết bị khỏi hoạt động khẩn cấp của mạng, nguồn điện liên tục Một bộ phận quan trọng của nguồn cung cấp điện liên tục, bộ ổn định điện áp lưới riêng biệt tốc độ cao hoặc thiết bị bảo vệ độ lệch điện áp khẩn cấp là bộ giám sát điện áp lưới hoặc bộ so sánh điện áp lưới (VSC). Thoạt nhìn, có vẻ như sự đơn giản của vấn đề là lừa dối. Khó khăn là có một điện áp xoay chiều hoặc dao động ở đầu vào của KSN và tín hiệu đầu ra của KSN phải liên tục. Trong trường hợp này, không thể sử dụng các bộ lọc RC và LC khác nhau để làm mịn, vì chúng gây ra độ trễ đáng kể trong phản ứng của CSN đối với sự thay đổi của điện áp lưới. Do đó, KSN phải so sánh điện áp đầu vào với điện áp tham chiếu theo định kỳ, đồng bộ với tần số nguồn và ghi nhớ kết quả của lần so sánh trước cho đến lần so sánh tiếp theo. Vì điện áp nguồn có dạng hình sin và thường có hệ số sóng hài thấp (<6%), nên có thể kiểm soát giá trị biên độ của điện áp nguồn và sử dụng nó để đánh giá độ lớn của giá trị điện áp hiệu dụng. Cái gọi là bộ tách sóng đỉnh [3] có thể được sử dụng làm bộ tách sóng biên độ điện áp. Nhược điểm của việc sử dụng máy dò đỉnh là nó phải được đặt lại mỗi lần trước khi thực hiện phép đo mới. Một thiết bị đơn giản hơn về mặt chức năng có thể được chế tạo trên một bộ rung đơn có thể khởi động lại với một mạch để kiểm soát mức điện áp vượt mức. Trong trường hợp này, mạch có thể được lắp ráp trên các vi mạch kỹ thuật số, đặc biệt là trên các mạch CMOS. Sự lựa chọn này không phải là ngẫu nhiên, vì các tham số chuyển đổi của mạch CMOS có độ ổn định nhiệt độ cao đặc biệt [1]: dao động nhiệt độ của môi trường trong khoảng từ -55 đến +125°C làm thay đổi các phần riêng lẻ của đặc tính truyền tải không còn nữa hơn 5%. Dự kiến, trong phạm vi nhiệt độ từ +15 đến +35°C (điển hình cho khu dân cư), các đặc tính truyền sẽ thay đổi không quá 0,6%, tốt hơn nhiều so với yêu cầu 1...2 %. Ngoài ra, các mạch CMOS có mức tiêu thụ điện năng đặc biệt thấp, điều này có thể quan trọng khi sử dụng SSN trong các thiết bị theo dõi.
Trong mạch (Hình 1), điện áp nguồn được điều tra, đã được chỉnh lưu trước, được cung cấp cho đầu vào INPUT. Nếu cần cách ly điện, điện áp lưới được cung cấp thông qua một biến áp cách ly. Với sự trợ giúp của một bộ chia bao gồm một điện trở điều chỉnh R1 và các điện trở R2, R3, KSN được điều chỉnh đến một ngưỡng nhất định. Xếp hạng điện trở bộ chia được chỉ định cho trường hợp khi +UP=5 V và biên độ điện áp ở đầu vào INPUT là 17 V (~12 V rms). Tụ C1 dùng để lọc nhiễu xung ngắn xâm nhập từ mạng. Điốt VD1 giới hạn điện áp đầu ra của bộ chia ở mức +UP. Trên ba biến tần đầu tiên DD1 và các điện trở R4, R5, một bộ kích hoạt Schmitt được lắp ráp, bộ kích hoạt này được kích hoạt khi điện áp lưới đạt đến mức kích hoạt Us1. Một lần khởi động lại (SW) bao gồm chuỗi KS R6, C2 và bộ kích hoạt Schmitt được lắp ráp trên ba bộ biến tần và điện trở còn lại R7, R9. Cần có điện trở R8 để thu được độ trễ đáp ứng của toàn bộ thiết bị. +UP đề cập đến điện áp cung cấp của mạch CMOS 3...15 V. Hình 2 cho thấy sơ đồ thời gian cho mạch SSN được hiển thị trong hình. 1. Trong khi biên độ của điện áp lưới chưa đạt đến ngưỡng Uc1 của bộ kích hoạt Schmitt, đầu ra của nó (chân 6 DD1) có mức logic cao (LU). Ở đầu ra OUTPUT KSN (chân 8 DD1) có LU ở mức thấp, cho biết điện áp nguồn thấp hơn mức định trước.
Ngay khi biên độ của điện áp nguồn vượt quá ngưỡng Uc1 của bộ kích hoạt Schmitt, các xung LU thấp ở đầu ra (chân 6 DD1) của nó sẽ xuất hiện, đồng bộ với tần số nguồn. Các xung này được đưa qua diode VD1 đến đầu vào phần mềm. Hằng số thời gian của mạch RC R6C2 được chọn sao cho đầu ra của phần mềm duy trì ở mức cao liên tục trong khi các xung kích hoạt từ đầu ra của bộ kích hoạt Schmitt được nhận ở đầu vào của nó. Do đó, đầu ra OUTPUT của KSN sẽ ở mức LU cao, miễn là điện áp lưới điện cao hơn mức quy định. Hình 3 cho thấy một sơ đồ đơn giản hóa của KSN trên một số ít biến tần. Sự khác biệt giữa sơ đồ này và sơ đồ KSN được hiển thị trong Hình 1 là nó không bao gồm chuỗi RC R6C2 theo truyền thống.
Các SPV được mô tả ở trên (hãy gọi chúng là SPV loại đầu tiên) là hiệu quả nhất trong việc kiểm soát sự gia tăng điện áp nguồn trên một mức nhất định. Khi mất điện áp lưới, mạch này tạo ra tín hiệu để hạ thấp mức mạng với thời gian trễ là 7 ... 10 ms, do hằng số thời gian sạc mạch RC của phần mềm. Loại bỏ một phần độ trễ được chỉ định khi theo dõi điện áp nguồn giảm xuống dưới mức xác định trước cho phép SPV loại thứ hai, hoạt động theo nguyên tắc đo thời lượng tạm dừng DT, khi điện áp tức thời của sóng nửa hình sin tại đầu vào INPUT nhỏ hơn Uc (Hình 4).
Biên độ Ua của điện áp lưới đo được xác định khoảng DT theo biểu thức DT = arcsin (Uc / Ua) / πf. Có thể bỏ qua tính phi tuyến tính của đường cong điện áp đo được trong khoảng thời gian DT=10° [2]. Nếu DT=10° thì Ua=11Uc, và độ trễ trong hoạt động của KSN khi điện áp nguồn giảm xuống xấp xỉ 0,6 ms. Sơ đồ của CSN hoạt động theo nguyên tắc đã chỉ định được hiển thị trong Hình 5 và sơ đồ thời gian được hiển thị trong Hình 6.
Dùng bộ chia ngõ vào R1, R2, R3 đạt tỷ lệ Ua và Uc theo yêu cầu. Vì Uc trong trường hợp của chúng ta bằng với điện áp chuyển mạch của mạch CMOS, tức là bằng UP/2, nên cần chọn Ua=0,6UP để có độ trễ < 5,5 ms. Điốt VD1 giới hạn điện áp đầu ra của bộ chia ở mức +UP. Điện áp từ đầu ra của bộ chia được đưa đến đầu vào của bộ so sánh, là bộ kích hoạt Schmitt, được lắp ráp trên hai bộ biến tần DD1 đầu tiên. Bộ so sánh là cần thiết để hình thành các xung LU cao khi mức của sóng nửa hình sin vượt quá ngưỡng Uc. LU cao ở đầu ra của bộ so sánh thông qua diode VD2 được đưa đến đầu vào của phần mềm đầu tiên, được lắp ráp trên bộ biến tần thứ ba và thứ tư DD1, trên các điện trở R7, R9, R10 và tụ điện C2. Điện trở tông đơ R1 đạt được tín hiệu LU cao liên tục ở đầu ra của phần mềm ở điện áp nguồn cao hơn điện áp được chỉ định. Khi điện áp nguồn giảm xuống, các xung LU thấp xuất hiện ở đầu ra của phần mềm thứ nhất, được cung cấp qua điốt VD3 đến đầu vào của phần mềm thứ hai, được lắp ráp trên bộ biến tần DDI thứ năm và thứ sáu, các điện trở R6, R11, R12 và tụ điện C3. Từ các xung này ở đầu ra của OUTPUT KSN, phần mềm thứ hai tạo ra LU thấp liên tục, báo hiệu rằng điện áp nguồn đang ở dưới một mức xác định trước hoặc hoàn toàn không có. Điện trở R8 phục vụ để đạt được độ trễ cần thiết của đặc tính chuyển mạch của CV. Từ sơ đồ thời gian (Hình 6), có thể thấy rằng với sự gia tăng điện áp nguồn, LU cao ở đầu ra của loại SPV thứ hai được hình thành với độ trễ khoảng 10 ms. Khi lặp lại các giải pháp mạch, cần lưu ý rằng do một số thay đổi trong tham số chuyển mạch của mạch CMOS, có thể cần phải làm rõ giá trị của điện trở R6 của mạch RC. Để có được độ trễ của các đặc tính chuyển mạch của KSN, cần làm rõ giá trị của điện trở R8 trong mạch phản hồi dương. Văn chương:
Tác giả: V. Ya. Volodin
Da nhân tạo để mô phỏng cảm ứng
15.04.2024 Cát vệ sinh cho mèo Petgugu Global
15.04.2024 Sự hấp dẫn của những người đàn ông biết quan tâm
14.04.2024
▪ Tã thông minh trên nền tảng Intel ▪ Ngoại ngữ không khiến trẻ chú ý hơn ▪ Nguy cơ nóng lên toàn cầu đối với máy bay ▪ Không gian làm việc chung có thể tác động tiêu cực đến sự sáng tạo
▪ bài báo Hiến pháp của Liên bang Nga. Giường cũi ▪ bài viết Gái đồng trinh có gì khác biệt so với gái đồng lứa? đáp án chi tiết ▪ Bài báo Lắp ráp máy và cơ cấu xây dựng. Hướng dẫn tiêu chuẩn về bảo hộ lao động ▪ bài viết Từ kế, lý thuyết. Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện
Trang chủ | Thư viện | bài viết | Sơ đồ trang web | Đánh giá trang web
www.diagram.com.ua |
Xem các bài viết khác razdela 
Tin tức khoa học công nghệ, điện tử mới nhất:
Tất cả các ngôn ngữ của trang này