|
Arabic
Bengali
Chinese
English
French
German
Hebrew
Hindi
Italian
Japanese
Korean
Malay
Polish
Portuguese
Spanish
Turkish
Ukrainian
Vietnamese|
ENCYCLOPEDIA VỀ ĐIỆN TỬ TRUYỀN THANH VÀ KỸ THUẬT ĐIỆN Bộ vi điều khiển 8ХС51СВ của INTEL. Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện
Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện / Bộ vi điều khiển Nhóm 8XC51GB bao gồm các bộ vi điều khiển 80С51ГВ, 83С51ГВ, 87С51ГВ, 80С51ГВ-1, 83С51ГВ-1 và 87С51ГВ-1. Tại thời điểm chuẩn bị bài viết này, tất cả chúng đều được sản xuất dưới dạng gói PLCC 68 chân và được đánh dấu bằng tiền tố N (N80C51GB, N83C51GB, v.v.). Các tinh thể được chế tạo bằng công nghệ CHMOS III-E của Intel. Các phiên bản có ROM bên trong có thể lập trình không có cửa sổ trong suốt trong hộp, tức là chúng được phân loại là có thể lập trình một lần. Điều này phần nào hạn chế vòng tròn người tiêu dùng của họ do thực tế là khi gỡ lỗi, không thể hoạt động bằng cách thử và sai với việc lập trình lại tinh thể nhiều lần mà phải sử dụng trình mô phỏng thích hợp. Ba bộ điều khiển đầu tiên ở trên hoạt động ở tần số tín hiệu đồng hồ từ 3,5 đến 12 MHz, phần còn lại hoạt động ở dải tần 3,5...16 MHz. Điện áp cung cấp của tất cả các bộ điều khiển là 5 V; phiên bản điện áp thấp không được sản xuất. Đặc tính kỹ thuật chính của bộ điều khiển nhóm 8xС51GВ:
Hầu hết các đặc điểm này vốn có của toàn bộ dòng MCS51 và do đó chúng tôi sẽ không đề cập chi tiết đến chúng. Đối với những người chưa quen thuộc với chúng, chúng tôi khuyên bạn nên tham khảo các bài viết về máy vi tính chip đơn được xuất bản trong [1-3]. Ngoài ra, khi phân tích các bộ vi điều khiển 8xC51Fx, 8x151Fx [4], một loạt các bộ đếm có thể lập trình đã được mô tả chi tiết và do đó nó cũng sẽ chỉ được xem xét từ quan điểm về sự khác biệt của nó so với những gì có trong 8xX51Fx. Chủ đề làm quen của chúng ta sẽ là những tính năng của 8xC51GB không có trong bất kỳ nhóm nào khác thuộc họ MCS51. Lưu ý rằng bộ điều khiển 80С51ГВ và 80С51ГВ-1 không chứa bộ nhớ chương trình bên trong, 83С51ГВ và 83С51ГВ-1 có ROM lập trình mặt nạ với dung lượng lần lượt là 8 và 16 KB, còn 87С51ГВ và 87С51ГВ-1 có ROM có thể lập trình lại với dung lượng lần lượt là 8 và 32 KB. MỤC ĐÍCH ĐẦU RA Mục đích của các chân của bộ điều khiển của nhóm đang được xem xét như sau:
Hầu hết những kết luận này đều quen thuộc với những người đã từng làm việc với các bộ vi điều khiển thuộc họ MCS51. Mới là các chân của cổng P4, P5 với các chức năng thay thế (chúng được liệt kê sau dấu /), chân nguồn (AVrol, AVss) và các tín hiệu liên kết với ADC (COMPREF, ASN0-ASN7, TRIGIN), sẽ được thảo luận khi mô tả các thiết bị tương ứng. Cổng PO tương tự như các cổng tương ứng của các vi mạch trước đó và thực hiện các chức năng tương tự. Bộ điều khiển 8xC51GB có hai cổng mới - P4 và P5. Giống như R1-RZ. Chúng là các cổng I/O gần như hai chiều tám bit có điện trở bên trong công suất cao để đảm bảo đầu ra nhanh chóng ổn định về mức logic 1 khi chuyển đổi. Điện trở được kết nối với tầng đầu ra trong hai chu kỳ xung nhịp để điều khiển đầu ra về trạng thái xác định, sau đó ngắt kết nối. Các chân của cổng P1-P5, ở trạng thái logic 1, có điện thế cao do có điện trở bên trong và có thể được sử dụng ở trạng thái này làm đầu vào. Không giống như PO, các đường đầu vào của cổng P1-P5 được trang bị bộ kích hoạt Schmitt. Hầu như tất cả các chân cổng đều có mục đích thay thế (Bảng 1). Khi đặt lại, các chân của cổng RZ được đặt ở trạng thái đơn, phần còn lại - ở trạng thái XNUMX. Nhập RESET# - đặt lại. Mức đầu vào này thấp trong hai chu kỳ máy trong khi bộ tạo xung nhịp đang chạy khiến bộ điều khiển được đặt lại. Các chân cổng được đặt về trạng thái ban đầu tại thời điểm điện áp ở đầu vào RESET# giảm xuống 0,3...0,4 V. Quy trình đặt lại kéo dài năm chu kỳ máy (60 chu kỳ xung nhịp). Cần phải chú ý đến thực tế là độ phân cực của tín hiệu đặt lại của bộ vi điều khiển thuộc nhóm 8xC81GB là ngược lại so với các vi mạch khác thuộc họ MCS51. Tác giả chưa biết lý do của sự đảo ngược này. Đầu vào ALE/PROG# hoàn toàn giống với đầu vào tương ứng của các bộ điều khiển khác thuộc dòng MCS51. Lưu ý rằng trong 8xC51GB, người dùng có khả năng cấm đầu ra tín hiệu ALE. bằng cách đặt bit có trọng số nhỏ nhất từ thanh ghi SFR, nằm ở địa chỉ 0EN, thành 8. Tín hiệu A1E chỉ được phát ra khi lệnh MO\/C hoặc MO\/X hoạt động; trong các trường hợp khác, chân này được giữ ở một mức duy nhất. Khi chỉ làm việc với chương trình và bộ nhớ dữ liệu bên trong, sẽ không có tín hiệu nào ở đầu ra ALE. Đầu vào EA#/Vpp được sử dụng để cho phép lựa chọn các lệnh từ bộ nhớ chương trình bên trong, nếu có một lệnh trên chip và đầu vào được kết nối với một dây chung. Khi một mức duy nhất được áp dụng cho nó, chương trình từ bộ nhớ chương trình bên ngoài sẽ được thực thi. Tuy nhiên, cách thứ hai chỉ có thể thực hiện được cho đến khi các bit bảo vệ của bộ nhớ chương trình bên trong được thiết lập, như sẽ được thảo luận dưới đây. Điện áp lập trình Vpp = 12,75 V được đặt vào chân này khi lập trình ROM bên trong của vi mạch 87С51ГВ, 87С51ГВ-1. SỰ KHÁC BIỆT 8ХС51GВ So với phần còn lại của SẢN PHẨM GIA ĐÌNH MCS51 Vì vậy, hãy liệt kê những điểm khác biệt đáng kể nhất giữa bộ điều khiển 8xC51GB. Đây là:
NÚT ADC ADC của bộ vi điều khiển 8xC51GB (xem sơ đồ chức năng trong Hình 1) có tám đầu vào tương tự (chân ASN0-ASH7), đầu vào kích hoạt bên ngoài TRIGIN, chân nguồn (AVHrol) và một dây chung (AVss) của phần analog, được cách ly về mặt điện với các chân kỹ thuật số tương ứng, cũng như đầu ra của điện áp so sánh tham chiếu (ví dụ) COMPREF. ADC bao gồm bộ ghép kênh tám kênh, thanh điện trở 256 phần tử, bộ so sánh, thiết bị lấy mẫu/giữ, tám thanh ghi kết quả, thanh ghi xấp xỉ liên tiếp và thanh ghi kết quả so sánh. Thực tế có 10 thanh ghi bổ sung trong không gian SFR. Các thanh ghi AD0-AD7 (84Н,94Н, 0А4Н, 0В4Н, 0С4Н, 0D4Н, 0Э4Н, 0F4Н) chứa kết quả chuyển đổi cho từng kênh trong số tám kênh. Giá trị của mỗi thanh ghi được cập nhật sau khi hoàn thành chuyển đổi trong kênh tương ứng, bắt đầu từ kênh 0. Thanh ghi kết quả so sánh ASMR (0С7Н) chứa tám cờ phản ánh kết quả so sánh tín hiệu ở đầu vào analog ASN0-ASN7 với điện áp ở đầu vào COMPREF (Bảng 3). Cờ tương ứng được đặt thành 1 nếu điện áp đầu vào ở đầu vào tương tự này vượt quá COMPREF, nếu không cờ sẽ được đặt lại. Thanh ghi ACOM (097H) chứa cờ ngắt ADC ALF, bit cho phép chuyển đổi ACE, hai bit chọn kênh ACCO và ACS1, chế độ đầu vào AIM và các bit chế độ khởi động ATM (Bảng 4).
CHẾ ĐỘ SO SÁNH Chế độ này luôn hoạt động và được sử dụng để so sánh điện áp ở đầu vào ASN0-ASN7 với điện áp tham chiếu được cung cấp cho đầu vào COMPREF của bộ điều khiển. Bất cứ khi nào ADC được khởi động, trạng thái của từng bit của thanh ghi ASMR sẽ thay đổi sang trạng thái mới, bắt đầu từ kênh 0, bất kể chế độ thăm dò kênh đã đặt. Chế độ này cho phép bạn nhanh chóng thực hiện so sánh ít hơn hai tín hiệu tương tự bằng phương pháp phần cứng, điều này có thể rút ngắn đáng kể và đơn giản hóa chương trình đang được thực thi. Nếu chế độ so sánh không được sử dụng, bất kỳ điện áp nào từ Vcc đến Vss đều có thể được áp vào đầu vào COMPREF. CHẾ ĐỘ BẮT ĐẦU ADC có thể được kích hoạt từ cả nguồn bên trong và bên ngoài. Trong trường hợp đầu tiên, bit ATM của thanh ghi ACON phải được đặt thành 1. Ở chế độ này, trong chu kỳ sau đó bit ACE được đặt thành 1, quá trình chuyển đổi bắt đầu từ kênh 0. Sau khi chuyển đổi hoàn tất, cờ ALF là được đặt ở kênh thứ bảy, Nếu ngắt từ ADC được bật, việc đặt cờ thành 1 sẽ gây ra gián đoạn trên vectơ ADC. Một chu kỳ mới bắt đầu sau khi chu kỳ trước đó đã hoàn thành. Đặt bit ACE thành 0 sẽ hoàn tất quá trình chuyển đổi, Trong chế độ kích hoạt bên ngoài, quá trình chuyển đổi bắt đầu khi đầu vào TRIGIN bằng 0. Không có chốt cạnh ở đầu vào này và trạng thái của nó được xác định bằng cách thăm dò mỗi chu kỳ máy. Nói cách khác, để kích hoạt chuyển đổi, thời lượng của tín hiệu 0 ở đầu vào TRIGIN phải dài hơn thời lượng của chu kỳ máy. Sau khi chạy vòng lặp cho đến khi hoàn thành, trạng thái của đầu vào TRIGIN bị bỏ qua và quá trình chuyển đổi được thực hiện theo cách tương tự như trong trường hợp trước. Sau khi hoàn thành chu kỳ, ADC dừng cho đến khi có xung mới đến đầu vào TRIGIN hoặc cho đến khi nó được kích hoạt bên trong bởi bit ACE.
CHẾ ĐỘ ĐẦU VÀO Đặt bit AIM thành 0 sẽ đặt ADC vào chế độ được gọi là quét, trong đó việc chuyển đổi được thực hiện theo trình tự ASN, ASN1.....ACN7. Kết quả của việc chuyển đổi được đặt trong các thanh ghi ADO tương ứng. AD1.....AD7. Khi bit AIM được đặt thành 1 sau khi ADC khởi động, bốn chuyển đổi tín hiệu tuần tự được thực hiện trong kênh, số lượng chuyển đổi được xác định bởi trạng thái của các bit ACS0 và ACS1 của thanh ghi ACON. Kết quả của các phép đo tín hiệu này trên kênh đã chọn được ghi vào các thanh ghi AD0-AD3. Sau ADC này. như ở chế độ quét, nó thăm dò các kênh ASN4-ASH7. kết quả chuyển đổi được nhập vào AD4-AD7. SỬ DỤNG ADC CHO ÍT KÊNH
Có một số tùy chọn để sử dụng ADC có ít hơn tám kênh. Nếu thời gian chuyển đổi không quan trọng thì bạn chỉ cần đợi ngắt sau khi quá trình chuyển đổi hoàn tất ở kênh thứ bảy và chỉ đọc kết quả từ các kênh đã chọn. Nếu điều quan trọng là phải nhận được kết quả ngay sau khi hoàn thành chuyển đổi trong kênh đã chọn, Intel sẽ đề xuất tính khoảng thời gian mong muốn bằng cách sử dụng bộ hẹn giờ và các ngắt của nó. Một phương pháp khác được đề xuất là thăm dò định kỳ trạng thái của thanh ghi kết quả tương ứng. Sự thay đổi của nó cung cấp thông tin rằng một sự biến đổi mới đã xảy ra (tuy nhiên, phương pháp này chỉ phù hợp nếu điện áp đo được không phải là hằng số). Sử dụng chế độ chọn kênh không làm giảm thời gian chuyển đổi mà chỉ làm tăng số lượng phép đo trong kênh đã chọn trong mỗi chu kỳ. ADC Ở CHẾ ĐỘ TIÊU THỤ VI MÔ ADC của bộ điều khiển 8xC51GB bao gồm một mạch giới hạn mức tiêu thụ điện năng của nút ở chế độ XX và MP ở giá trị dòng rò. Để mạch này hoạt động bình thường, điện thế Sử dụng phải được cấp vào chân AVoii của vi điều khiển. Trong thời gian ADC ở chế độ tiêu thụ thấp, điện áp nguồn có thể giảm xuống 2,5 V. Mảng ĐẾM CÓ THỂ LẬP TRÌNH Bộ vi điều khiển 8xC51GB bao gồm một dãy bộ đếm có thể lập trình (PCA), tương tự như mảng được sử dụng trong 8xC51Fx [4]. Tuy nhiên, 8xC51GB cũng có mảng tương tự thứ hai - PCA1. Sự khác biệt của nó với RSA như sau:
Bộ vi điều khiển 8xC51GB hỗ trợ 15 vectơ ngắt (Bảng 6). Năm cái trẻ nhất trong số chúng tương tự như những cái được tìm thấy trong tất cả các bộ điều khiển thuộc họ MCS51, cái thứ sáu phục vụ bộ đếm thời gian/bộ đếm thứ ba (nó chỉ xuất hiện bắt đầu với các tinh thể của dòng MCS52), cái thứ bảy, chỉ có trong 8xC51FX, 8x151FX và 8xC51GB , hỗ trợ ma trận bộ đếm khả trình (PCA). Cái sau còn có các ngắt từ năm đầu vào bên ngoài (INT2 - INT6). ma trận thứ hai gồm các bộ đếm có thể lập trình, một ADC và một cổng nối tiếp mở rộng.
Trong tất cả các bộ điều khiển thuộc họ MCS51, mỗi ngắt có thể bị vô hiệu hóa bằng cách đặt bit tương ứng trong thanh ghi IE ở mức thấp. Đương nhiên, điều này cũng đúng với 8xC51GB. Tuy nhiên, vì nó chứa số nguồn ngắt nhiều gấp đôi nên một thanh ghi IEA bổ sung được sử dụng để bật/tắt chúng (Bảng 7). Như trong trường hợp trước, việc đặt bit thành 1 sẽ cho phép ngắt tương ứng; đặt lại về 0 sẽ vô hiệu hóa nó. Đăng ký địa chỉ IEA-0A7N. Lưu ý rằng tất cả các ngắt, bao gồm cả các ngắt được mô tả trong bảng. 7, có thể bị vô hiệu hóa đồng thời bằng cách đặt bit EA (IE.0) - bit quan trọng nhất của thanh ghi IE - thành 7.
Mỗi ngắt có thể có mức độ ưu tiên riêng (từ cấp 0 - thấp nhất, đến cấp 3 - cao nhất). Mức độ ưu tiên được xác định bởi trạng thái của các bit trong cặp thanh ghi IP, IPH và IPA, IPHA. Cái đầu tiên trong số chúng giống hệt với cái được tìm thấy trong các bộ điều khiển trước đó và được mô tả chi tiết khi xem xét nhóm 8xC51Fx. Cặp thứ hai (địa chỉ thanh ghi 0B8H và 0B6H tương ứng) chỉ có sẵn ở 8xC51GB và phục vụ các ngắt chỉ có trong các bộ điều khiển này. Trong bảng 8 cho thấy sự tương ứng giữa các bit thanh ghi và các ngắt, mức độ mà chúng xác định, trong bảng. 9 - sự tương ứng giữa mức độ ưu tiên và trạng thái của các bit trong cặp thanh ghi IP, IPH và IPA, IPHA.
Ngược lại, các ngắt có mức độ ưu tiên thấp chỉ có thể bị gián đoạn bởi một sự kiện có mức độ ưu tiên cao hơn (nhưng không bằng). Theo đó, một ngắt có mức ưu tiên cao nhất không thể bị gián đoạn. Nếu bộ xử lý đồng thời nhận được yêu cầu cho hai hoặc nhiều ngắt có cùng mức độ ưu tiên thì thứ tự xử lý của chúng được xác định bằng một chuỗi cờ ngắt thăm dò đặc biệt. Đối với bộ điều khiển 8xC51GB, nó trông như thế này:
Các ngắt ngoài I NT0 và INT1 của bộ vi điều khiển 8xC51GB hoàn toàn tương ứng với các ngắt tương tự của tất cả các vi mạch thuộc họ MCS51 và, tùy thuộc vào trạng thái của các bit ITO và IT1 của thanh ghi TCON, có thể được sửa cả theo cấp độ và sự khác biệt so với 1 đến 0. Các chân ngoài INT2 và INT0 có thể đáp ứng cả cạnh dương và âm của tín hiệu. Vi mạch có một thanh ghi EXICON (6С2Н), chứa các bit IT5.2 và ITЗ, xác định cạnh hoạt động của tín hiệu tại các chân P2(INT5.3) và PXNUMX(INTТЗ). Khi bit ITn được đặt thành 0, ngắt được bắt đầu ở cạnh âm, khi ITn = 1, ở cạnh dương. Các sự kiện bên ngoài INT4 - INT6 chỉ được phát hiện bởi cạnh dương tại các chân P5.4(INT4) - P5.6(INT6). Tất cả các ngắt bên ngoài tạo ra các cờ thiết lập phần cứng tương ứng. Đối với các sự kiện INTO, INT1 là bit 1E0 và IE1 của thanh ghi TCON. Cờ IE2-IE6 nằm trong thanh ghi EXICON. Chúng được thiết lập lại bằng phần cứng tại thời điểm bộ xử lý chuyển sang chương trình con xử lý ngắt tương ứng. Trong chu kỳ máy, các chân ngắt bên ngoài chỉ được thăm dò một lần. Do đó, để đăng ký một ngắt, thời lượng ở mức hoạt động của nó phải vượt quá thời lượng của một chu kỳ máy (12 chu kỳ đồng hồ). Mục đích của các bit của thanh ghi EXICON được đưa ra trong bảng. 10.
CỔNG NÂNG CAO Cổng nâng cao nối tiếp (SEP) có phần cứng để triển khai bus 1C, đây là tiêu chuẩn giao tiếp nối tiếp trên thực tế. SEP cho phép hoạt động ở bốn chế độ khác nhau và có ba nguồn xung nhịp khác nhau. Hai chân của vi mạch được sử dụng cho nhu cầu của nó: P4.1 - đầu vào/đầu ra dữ liệu và P4.0 - để xuất tín hiệu đồng hồ. Một gói được gửi hoặc nhận bao gồm tám bit dữ liệu. Điều này sử dụng tám chu kỳ hoạt động SEP. Trong trường hợp không có thông tin được nhận hoặc truyền đi, tín hiệu đồng hồ và dữ liệu sẽ không hoạt động. Ba thanh ghi SFR được gán cho SEP: SEPCON (0D7H), SEPDAT (0E7H) và SEPSTAT (0F7H). Chúng chỉ được xử lý theo từng byte. Việc gán các bit trong thanh ghi SEPCON và SEPSTAT được đưa ra trong bảng. lần lượt là 11 và 12.
Trong bộ lễ phục. Hình 2 cho thấy các tính năng đặc biệt của chế độ vận hành SEP - mức hoạt động của tín hiệu đồng hồ và các cạnh được sử dụng để thu hoặc truyền. Như sau từ bảng. 11, chế độ hoạt động SEP được xác định bởi trạng thái của các bit CLKPOL và CLKPH nằm trong thanh ghi SEPCON.
Để nhận hoặc truyền một byte, người dùng phải chọn chế độ vận hành cổng (bit CLKPOL và CLKPH), tốc độ truyền (SEPS1 và SEPS0) và đặt bit SEPE thành 1. Quá trình truyền bắt đầu ngay sau khi tải byte vào SEPDATA đăng ký. Việc tiếp nhận được bắt đầu bằng cách đặt bit SEPREN thành 1 khi thanh ghi SEPDATA trống và không có truyền. Sau khi nhận được 1 bit, SEPREN được thiết lập lại bằng phần cứng. Việc hoàn thành việc nhận hoặc truyền làm cho bit SEPIF được đặt thành XNUMX. Nó chỉ có thể được thiết lập lại theo chương trình. Nếu người dùng cố gắng ghi vào (hoặc đọc từ) thanh ghi SEPDATA trong khi truyền hoặc nhận thì bit lỗi tương ứng sẽ được đặt. Cờ SEPFWR được đặt khi cố gắng làm như vậy trong khi một byte đang được gửi và SEPFRD được đặt khi cố gắng làm như vậy trong khi một byte đang được nhận. Không có ngắt nào liên quan đến việc thiết lập các bit này, do đó người dùng phải kiểm soát trạng thái của chúng một cách độc lập. Đương nhiên, việc đặt lại các cờ này chỉ có thể được thực hiện theo chương trình. THỜI GIAN XEM PHẦN CỨNG Bộ đếm thời gian theo dõi phần cứng (HWDT) đặt lại bộ vi điều khiển khi nó tràn, đây là một phương tiện chống treo hệ thống (vòng lặp chương trình). Bộ đếm thời gian/bộ đếm của mô-đun 4 PCA cũng có thể được cấu hình để thực hiện chức năng tương tự, nhưng việc sử dụng như vậy sẽ hạn chế khả năng của người dùng và do đó, một WDT độc lập đã xuất hiện trong 8xC51GB, không yêu cầu sử dụng PCA. Cơ quan giám sát phần cứng bao gồm bộ đếm 14 bit, tăng dần sau mỗi chu kỳ máy và thanh ghi SFR WDTRST (0A6H). Bộ định thời luôn hoạt động và khi bộ tạo xung nhịp đang chạy, nội dung của bộ đếm sẽ liên tục tăng lên.Không có cách nào để dừng bộ định thời. Nếu chương trình người dùng không ghi bất kỳ thông tin nào vào WDTRST thì cứ sau 16 máy, HWDT sẽ tạo ra tín hiệu RESET để đặt lại bộ vi điều khiển. Trong trường hợp này, bộ đếm được đặt lại về 384. Để ngăn HWDT kích hoạt, chương trình người dùng phải nhập hai byte tuần tự vào thanh ghi WDTRST - 16EN và 383A01H - với khoảng cách ít nhất là 0 lốc máy. Lưu ý rằng WDTRST chỉ có thể ghi thông tin; không có phương tiện nào để đọc nội dung của nó. Không nên thực hiện khởi động lại bộ định thời giám sát nói trên bằng cách sử dụng quy trình xử lý ngắt từ một trong các bộ định thời/bộ đếm, vì các ngắt có thể được xử lý ngay cả khi chương trình chính bị đóng băng. Nơi tốt nhất để đặt các lệnh thiết lập lại cơ quan giám sát là trong đoạn chương trình được thực thi theo chu kỳ có thời gian lặp lại nhỏ hơn thời gian phản hồi HWDT.
Đặt 8xC51GB vào chế độ năng lượng vi mô sẽ dừng đồng hồ bên trong và HWDT. Việc xóa bộ điều khiển khỏi chế độ tiêu thụ vi mô, giống như tất cả các phiên bản tiền nhiệm của nó, có thể được thực hiện theo hai cách: bằng cách đặt lại hoặc gọi một ngắt bên ngoài, được bật trước khi chuyển 8xC51GB sang chế độ được đặt tên. Trong trường hợp đầu tiên, HWDT được reset, trong trường hợp thứ hai, khi bộ tạo xung nhịp khởi động, nội dung của bộ đếm HWDT sẽ tiếp tục tăng. Nhưng vì quá trình khởi động ổn định của bộ tạo xung nhịp yêu cầu thời gian khoảng hai chục chu kỳ của nó, nên khoảng thời gian của xung ngắt bên ngoài đưa bộ điều khiển ra khỏi chế độ tiêu thụ vi mô không được nhỏ hơn thời gian đã đề cập. Chương trình xử lý ngắt sẽ chỉ bắt đầu thực thi sau khi mức tín hiệu ngắt bên ngoài chuyển sang 1, khi tần số phát đã ổn định. Đồng thời, bộ đếm HWDT sẽ bắt đầu tăng, tức là khi tín hiệu ngắt ở mức XNUMX thì HWDT không hoạt động. Ở chế độ XX, bộ tạo xung nhịp của bộ điều khiển không bị tắt. Do đó, nội dung của bộ đếm HWDT liên tục tăng lên và để tránh việc đặt lại quá mức, cần sử dụng bộ ngắt hẹn giờ để thoát khỏi chế độ này, đặt lại bộ đếm bộ đếm thời gian theo dõi và trở về chế độ Không hoạt động. Dưới đây là đoạn mã sử dụng ngắt T/CO để đặt lại HWDT theo định kỳ. Đúng, như đã lưu ý ở trên, sử dụng ngắt như vậy không phải là nơi tốt nhất để đặt lại bộ đếm và tốt hơn là tích hợp quy trình đó vào một phần được thực thi định kỳ của chương trình - thăm dò bàn phím hoặc hiển thị thông tin. Do đó, đoạn đã cho phải được coi là một ví dụ minh họa chứ không phải là một chương trình con nên được sử dụng trong các chương trình mà không có bất kỳ sửa đổi nào. PHÁT HIỆN LỖI ĐỒNG HỒ Mạch phát hiện lỗi dao động (OFD) được thiết kế để thiết lập lại bộ vi điều khiển nếu tần số dao động giảm xuống dưới giới hạn thông số kỹ thuật. Nếu sau khi thiết lập lại, tần số xung nhịp không thay đổi (hay nói đúng hơn là không tăng đến giá trị cho phép) thì bộ điều khiển sẽ vẫn ở trạng thái này. Lưu ý rằng việc vượt quá tần số trên giới hạn đã đặt sẽ không dẫn đến việc đặt lại tần số. Mạch OFD luôn được bật sau khi thiết lập lại hoặc khi bộ điều khiển thoát khỏi chế độ tiêu thụ vi mô. Để tắt nó, bạn cần ghi tuần tự 0E1H và 01EN vào thanh ghi OSCR (0A5H). Đặc biệt, điều này phải được thực hiện trước khi chuyển sang chế độ tiêu thụ vi mô, vì trong đó bộ tạo đồng hồ bị tắt. Mạch chỉ có thể được kích hoạt lại bằng cách đặt lại hoặc thoát khỏi chế độ tiêu thụ vi mô thông qua ngắt bên ngoài. Trạng thái của mạch OFD có thể được xác định bằng cách đọc thanh ghi OSCR. Nếu OSCR=0FFH, tính năng phát hiện lỗi được bật, nếu OSCR=0FEH bị tắt, KẾT LUẬN Vì vậy, chúng tôi đã hoàn thành bài đánh giá về các tính năng của bộ vi điều khiển 51 bit thuộc họ MCSXNUMX do Intel phát triển và sản xuất. Hóa ra chúng thành công đến mức việc nhân rộng nhiều trong số chúng (với một số cải tiến về công nghệ) vẫn tiếp tục cho đến ngày nay. Nhu cầu ổn định đối với các bộ điều khiển này được xác định bởi thực tế là hàng trăm nghìn nhà phát triển đã quen với chúng, đã phát triển một lượng lớn phần mềm và có được một loạt công cụ gỡ lỗi và công cụ chéo. Trong nhiều trường hợp, một sự phát triển mới không yêu cầu thay thế bộ vi điều khiển bằng một thứ gì đó hoàn toàn mới, và do đó, tốt hơn nên thực hiện nó trên một thứ đã quen thuộc và được cung cấp các công cụ hỗ trợ, thay vì lãng phí công sức và tiền bạc khi chuyển sang một thiết bị khác. cơ sở phần tử khác nhau. Vì lý do này, Intel thường xuyên cải tiến bộ điều khiển của mình để mở rộng phạm vi nhiệm vụ mà chúng có thể giải quyết. Hơn nữa, các công ty không liên quan gì đến sự phát triển ban đầu cũng tham gia vào quá trình cải tiến này. Vì vậy, ngày nay các bộ vi điều khiển tương thích với dòng này được sản xuất bởi Philips, Siemens, Dallas Semiconductor, Atmel, OKI và một số nhà sản xuất ít tên tuổi hơn, bao gồm một số doanh nghiệp ở Liên Xô cũ. Tất cả các bộ điều khiển đều có cùng một bộ lệnh và kiến trúc cơ bản, thường tương thích với chân cắm và có các thuật toán lập trình tương tự. Tuy nhiên, có những khác biệt đáng kể trong bộ thanh ghi và phần cứng bổ sung. Như vậy, bộ vi điều khiển của Dallas Semiconductor có hai thanh ghi DPTR và cơ chế chuyển đổi chúng, các sản phẩm của Philips có ADC bit cao, bộ điều khiển của Siemens thường có bộ nhớ ngoài trên chip, có thể định địa chỉ bằng lệnh MOVX, v.v. Văn chương
Tác giả: A. Frunze, Moscow
Máy tỉa hoa trong vườn
02.05.2024 Kính hiển vi hồng ngoại tiên tiến
02.05.2024 Bẫy không khí cho côn trùng
01.05.2024
▪ Một kỷ lục mới về thời gian của phản ứng tổng hợp nhiệt hạch ▪ Tạo ra một dây thần kinh nhân tạo để chống lại cơn đau mãn tính
▪ phần trang web Ghi chú bài giảng, bảng cheat. Lựa chọn bài viết ▪ bài viết của Michael Faraday. câu cách ngôn nổi tiếng ▪ bài viết Ai đã phát minh ra xe đạp? đáp án chi tiết ▪ bài viết Cây hắc mai biển. Truyền thuyết, canh tác, phương pháp áp dụng ▪ bài viết Bóng dạ quang. tiêu điểm bí mật
Trang chủ | Thư viện | bài viết | Sơ đồ trang web | Đánh giá trang web
www.diagram.com.ua |
Xem các bài viết khác razdela 
Tin tức khoa học công nghệ, điện tử mới nhất:
Tất cả các ngôn ngữ của trang này