ENCYCLOPEDIA VỀ ĐIỆN TỬ TRUYỀN THANH VÀ KỸ THUẬT ĐIỆN Thiêt bị lưu trư. Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện / Radio nghiệp dư cho người mới bắt đầu Ram Chip RAM được xây dựng trên các bóng bán dẫn lưỡng cực và MOS. Phần tử bộ nhớ trong phần đầu tiên là một bộ kích hoạt đơn giản, phần tử thứ hai - một bộ kích hoạt hoặc tụ điện, được tích điện đến điện áp tương ứng với một trạng thái duy nhất của phần tử. Vi mạch kích hoạt lưỡng cực có hiệu suất đáng kể và vi mạch MIS có dung lượng lưu trữ lớn hơn. Ngoài ra, chip MIS tiêu thụ ít năng lượng hơn đáng kể. Một ví dụ điển hình của trigger RAM là một thanh ghi song song; Với bốn bit thông tin được lưu trữ, tất cả các thành phần của nó nằm gọn trong một gói có 14 chân, cung cấp quyền truy cập vào tất cả đầu vào và đầu ra của bốn thành phần bộ nhớ. Việc tổ chức bộ nhớ dưới dạng các thanh ghi riêng biệt được sử dụng khi tạo RAM dung lượng thấp. Khi dung lượng RAM tăng lên, vấn đề truy cập từng phần tử bộ nhớ sẽ phát sinh với số lượng chân hạn chế trong gói. Vấn đề này được giải quyết bằng cách tổ chức địa chỉ của bộ nhớ bằng bộ giải mã mã địa chỉ. Như đã đề cập trước đó, bộ giải mã có n địa chỉ đầu vào sẽ giải mã 2n Những trạng thái. Do đó, với bốn đầu vào, có thể truy cập 16 phần tử bộ nhớ với 10 đến 1024 phần tử. Một thiết bị lưu trữ có thể định địa chỉ bao gồm ba khối chính: một mảng các phần tử bộ nhớ (ổ đĩa), bộ lấy mẫu địa chỉ (bộ giải mã địa chỉ) và bộ điều khiển. Hãy xem xét mục đích và sự tương tác của các khối này bằng ví dụ về RAM 64 bit với tổ chức lấy mẫu có địa chỉ gồm 16 từ bốn bit (16 từ x 4 bit = 64 bit). Hình ảnh thông thường và sơ đồ chức năng của một vi mạch như vậy được hiển thị trong Hình 1, a. Mảng bộ nhớ được hình thành bởi 16 chuỗi kích hoạt bốn bit. Khi tín hiệu V=0, một trong các chuỗi tương ứng với địa chỉ đã đặt A1-A4 sẽ chuyển sang trạng thái hoạt động và tín hiệu của nó được gửi đến đầu vào của phần tử AND (7-10). Với tín hiệu V-1, tất cả các đầu ra DC đều ở mức thấp và do đó tất cả các flip-flop đều bị ngắt kết nối khỏi các bus đầu ra của ổ đĩa. Khi V=0 và W=0, tín hiệu đầu vào thông tin (D0-D4) được cung cấp cho chuỗi đã chọn và tín hiệu ghi được tạo bởi phần tử 1. Ở chế độ này, khi thay đổi thông tin ở đầu vào RAM, thông tin trong từ này của mảng sẽ bị ghi đè. Với tín hiệu V=1 và W=0, thông tin đầu vào chuyển trực tiếp đến đầu ra của vi mạch, bỏ qua mảng kích hoạt (bộ giải mã không chọn bất kỳ mạch nào). Và cuối cùng, khi V=1 và W=1, hoạt động của bộ giải mã, nút tạo tín hiệu “Ghi” và các phần tử đầu vào AND đều bị cấm.
Do đó, bộ điều khiển (mười phần tử AND) đảm bảo hoạt động của RAM ở các chế độ sau: ghi, đọc, truyền từ đầu đến cuối, lưu trữ thông tin. Cổng AND đầu ra được triển khai trong mạch thu mở, cho phép kết nối đầu ra Q của một số chip RAM với nhau. Trong trường hợp này, dung lượng RAM tăng lên: hai chip - 32 từ, ba - 48, v.v. Điều khiển địa chỉ A1-A4, đầu vào thông tin D1-D4 và đầu ra Q1-Q4 của tất cả các vi mạch được kết hợp thành các bus chung và việc lựa chọn mảng làm việc được thực hiện bởi một bộ giải mã bổ sung sử dụng đầu vào V và W. Đây là cách K155RU2 vi mạch được xây dựng, Hình 1, b. Khi thiết kế RAM có dung lượng hàng trăm nghìn bit trong một gói duy nhất, việc tạo ra các bộ giải mã với số lượng đầu ra như vậy trở nên khó khăn. Chúng đã được khắc phục bằng cách xây dựng các ổ đĩa ma trận, trong đó mỗi phần tử bộ nhớ được lấy mẫu không dọc theo một bus mà trên hai (hàng và cột). Sơ đồ chức năng của RAM 256 bit như vậy được hiển thị trong Hình 2. Để chọn 256 ô, cần có tám đầu vào địa chỉ. Chúng được chia thành hai bộ tứ, mỗi bộ điều khiển một bộ giải mã cho 16 vị trí. Đối với bất kỳ sự kết hợp nào của tín hiệu A1-A8, các giá trị tín hiệu đơn trên bus hàng và bus cột sẽ chỉ xuất hiện trong một phần tử bộ nhớ. Chỉ phần tử này mới nhận biết các tín hiệu điều khiển truyền dọc theo các bus thông thường: lựa chọn chip CS (Chip Select), bus bit 1, bus bit 0. Phân tích cấu trúc logic của bộ điều khiển cục bộ (ba phần tử AND) cho phép bạn tạo một bảng gồm các chế độ hoạt động của RAM này.
Bộ khuếch đại đầu ra của RAM ở chế độ ghi và lưu trữ thông tin ở trạng thái thứ ba (trạng thái có điện trở cao), cho phép bạn tăng dung lượng bộ nhớ tương tự như đối với vi mạch K155RU2. Sơ đồ chân của vi mạch K176RU2 và 1K561RU2 (RAM có cấu trúc này được chế tạo bằng công nghệ KMDP được hiển thị trong Hình 2,b. Khi sử dụng chúng, bạn phải nhớ rằng thông tin về địa chỉ (A1-A8) và thông tin đầu vào phải thay đổi theo thời gian mức tín hiệu CS cao như ở chế độ ghi và ở chế độ đọc. Nếu không, thông tin đã ghi trước đó sẽ bị hủy. Thông tin phải được thay đổi ít nhất 0,1 μs trước khi bắt đầu tín hiệu CS=0 hoặc không sớm hơn 0,5 μs sau đó kết thúc của nó. ROM Ký ức vĩnh viễn chỉ cho phép đọc thông tin được lưu trữ trong đó. ROM chứa một từ m-bit đặt trước cho mỗi địa chỉ n-bit. Do đó, ROM là bộ chuyển đổi mã địa chỉ thành mã từ, tức là một hệ thống tổ hợp có n đầu vào và m đầu ra. Ổ đĩa ROM thường được chế tạo dưới dạng một hệ thống các bus vuông góc với nhau, tại các giao điểm của chúng có một phần tử (logic 1) hoặc không có phần tử (logic 0) nối các bus ngang và dọc tương ứng. Các từ được lấy mẫu giống như trong RAM, sử dụng bộ giải mã. Các bóng bán dẫn đầu ra của bộ khuếch đại có thể là bộ thu mở hoặc trạng thái thứ ba. Sau đó, khi tín hiệu nhấp nháy V = 1, vi mạch bị ngắt kết nối khỏi bus đầu ra, điều này cho phép bạn mở rộng bộ nhớ bằng cách kết hợp các đầu ra của chip ROM. Hiện tại, một lượng lớn ROM, hay bộ nhớ cố định, đang được sản xuất, cả loại nối tiếp và song song. Trong bài viết này tôi sẽ chỉ nói về các ROM song song vì để nói về các ROM tuần tự như tôi2. Hãy xem xét ROM k155re3 có thể lập trình một lần. Dung lượng thông tin của nó là 256 bit, tổ chức 32x8. Trong các ROM này, phần tử bộ nhớ là một bóng bán dẫn lưỡng cực với một jumper burn-in. Khi lập trình trong ô nơi số 0 phải được ghi, một xung dòng điện đủ để phá hủy bộ nhảy sẽ được truyền qua bóng bán dẫn. Chip K573RF6 ROM với khả năng xóa bằng tia cực tím, kích thước bộ nhớ 64Kbit, tổ chức 8192x8. Vi mạch có một cửa sổ trong vỏ, được sử dụng khi xóa bằng tia cực tím. Sau khi xóa, cửa sổ này được niêm phong bằng một bộ phim mờ đục. Sau khi xóa, tất cả các ô đều ở trạng thái hợp lý. Vi mạch hoạt động ở chế độ lập trình khi điện áp nguồn là 25 volt, ở đầu vào -OE điện áp cao. Để ghi thông tin, bạn phải gửi một byte dữ liệu đến đầu ra dữ liệu. Tín hiệu địa chỉ và tín hiệu dữ liệu ở mức TTL. Khi địa chỉ và thông tin đầu vào được đặt, xung lập trình có mức TTL và thời lượng 50 ms được áp dụng cho đầu vào -CE / PGM. Một xung lập trình được cung cấp cho mỗi byte thông tin được ghi. Sau khi lập trình cho từng ô, cần kiểm tra xem nó đã được lập trình chính xác chưa. Nếu byte được đọc từ ROM không tương ứng với byte được ghi, thì quy trình lập trình cho ô này phải được lặp lại. Tác giả: -=GiG=-, gig@sibmail; Xuất bản: cxem.net Xem các bài viết khác razdela Radio nghiệp dư cho người mới bắt đầu. Đọc và viết hữu ích bình luận về bài viết này. Tin tức khoa học công nghệ, điện tử mới nhất: Tiếng ồn giao thông làm chậm sự phát triển của gà con
06.05.2024 Loa không dây Samsung Music Frame HW-LS60D
06.05.2024 Một cách mới để kiểm soát và điều khiển tín hiệu quang
05.05.2024
Tin tức thú vị khác: ▪ Máy phát điện lai tiết kiệm đến 93% năng lượng ▪ Chip bộ nhớ tĩnh 70 Mbit đầy đủ chức năng Nguồn cấp tin tức khoa học và công nghệ, điện tử mới
Tài liệu thú vị của Thư viện kỹ thuật miễn phí: ▪ phần của trang web Kỳ quan thiên nhiên. Lựa chọn bài viết ▪ bài viết Hộp camera dưới nước. Lời khuyên cho chủ nhà ▪ bài viết Làm thế nào để không cảm ơn người Đan Mạch? đáp án chi tiết ▪ bài báo Bốc xếp chủ. Mô tả công việc ▪ bài viết Hiện đại hóa đầu động 20GDS-1. Bách khoa toàn thư về điện tử vô tuyến và kỹ thuật điện
Để lại bình luận của bạn về bài viết này: Tất cả các ngôn ngữ của trang này Trang chủ | Thư viện | bài viết | Sơ đồ trang web | Đánh giá trang web www.diagram.com.ua |